电压检测器、基准电压设定方法以及程序的制作方法
【技术领域】
[0001]本发明涉及一种检测输入电压是否为预先决定的阈值电压以上的电压检测器、基准电压设定方法以及程序。
【背景技术】
[0002]在检测输入电压是否为预先决定的阈值电压以上的电压检测器中，作为用于规定阈值电压的基准电压生成电路，已知一种使用以耗尽型进行动作的MOSFET以及以增强型进行动作的MOSFET的电路(例如，参照专利文献I)。
[0003]专利文献I:日本特开2002-368107号公报
【发明内容】
[0004]发明要解决的问题
[0005]然而，在以往的基准电压生成电路中基准电压是固定的。因此，使用基准电压生成电路的电压检测器无法任意地设定阈值电压。
[0006]用于解决问题的方案
[0007]在本发明的第I方式中，提供一种检测输入电压是否为预先决定的阈值电压以上的电压检测器，该电压检测器具备:基准电压生成部，其生成基准电压；以及比较器，其被输入基准电压和输入电压，检测输入电压是否为根据基准电压而决定的阈值电压以上，其中，基准电压生成部具有:第一写入MOS晶体管，其具有控制栅极和浮动栅极;第二写入MOS晶体管，其与第一写入MOS晶体管串联连接，具有控制栅极和浮动栅极;第一输出MOS晶体管，其具有与第一写入MOS晶体管的控制栅极电连接的控制栅极、以及与第一写入MOS晶体管的浮动栅极电连接的浮动栅极；以及第二输出MOS晶体管，其与第一输出MOS晶体管串联连接，具有与第二写入MOS晶体管的控制栅极电连接的控制栅极、以及与第二写入MOS晶体管的浮动栅极电连接的浮动栅极，其中，第一写入MOS晶体管和第二写入MOS晶体管是具有隧道氧化膜的非易失性存储元件，向浮动栅极注入的电荷隧穿该隧道氧化膜，第一输出MOS晶体管和第二输出MOS晶体管是不具有隧道氧化膜的非易失性存储元件，从第一输出MOS晶体管与第二输出MOS晶体管的连接点输出基准电压。
[0008]在本发明的第2方式中，提供一种对基准电压生成部进行设定的基准电压设定方法，其中，该基准电压生成部具备:第一写入MOS晶体管，其具有控制栅极和浮动栅极;第二写入MOS晶体管，其与第一写入MOS晶体管串联连接，具有控制栅极和浮动栅极;第一输出MOS晶体管，其具有与第一写入MOS晶体管的控制栅极电连接的控制栅极、以及与第一写入MOS晶体管的浮动栅极电连接的浮动栅极；以及第二输出MOS晶体管，其与第一输出MOS晶体管串联连接，具有与第二写入MOS晶体管的控制栅极电连接的控制栅极、以及与第二写入MOS晶体管的浮动栅极电连接的浮动栅极，其中，第一写入MOS晶体管和第二写入MOS晶体管是具有隧道氧化膜的非易失性存储元件，向浮动栅极注入的电荷隧穿该隧道氧化膜，第一输出MOS晶体管和第二输出MOS晶体管是不具有隧道氧化膜的非易失性存储元件，从第一输出MOS晶体管与第二输出MOS晶体管的连接点输出基准电压，在该基准电压设定方法中，在将第一写入MOS晶体管和第一输出MOS晶体管的浮动栅极所蓄积的电荷的状态设定为基准状态之后，通过第二写入MOS晶体管的隧道氧化膜对浮动栅极所保存的电荷的状态进行控制，由此使第二写入MOS晶体管和第二输出MOS晶体管为增强状态，通过第一写入MOS晶体管的隧道氧化膜对浮动栅极所保存的电荷的状态进行控制，由此使第一写入MOS晶体管和第一输出MOS晶体管为耗尽状态。
[0009]在本发明的第3方式中，提供一种使对基准电压生成部进行控制的计算机执行对基准电压生成部进行设定的基准电压设定方法的程序，其中，该基准电压生成部具备:第一写入MOS晶体管，其具有控制栅极和浮动栅极;第二写入MOS晶体管，其与第一写入MOS晶体管串联连接，具有控制栅极和浮动栅极;第一输出MOS晶体管，其具有与第一写入MOS晶体管的控制栅极电连接的控制栅极、以及与第一写入MOS晶体管的浮动栅极电连接的浮动栅极；以及第二输出MOS晶体管，其与第一输出MOS晶体管串联连接，具有与第二写入MOS晶体管的控制栅极电连接的控制栅极、以及与第二写入MOS晶体管的浮动栅极电连接的浮动栅极，其中，第一写入MOS晶体管和第二写入MOS晶体管是具有隧道氧化膜的非易失性存储元件，向浮动栅极注入的电荷隧穿该隧道氧化膜，第一输出MOS晶体管和第二输出MOS晶体管是不具有隧道氧化膜的非易失性存储元件，从第一输出MOS晶体管与第二输出MOS晶体管的连接点输出基准电压，在该基准电压设定方法中，在将第一写入MOS晶体管和第一输出MOS晶体管的浮动栅极所蓄积的电荷的状态设定为基准状态之后，通过第二写入MOS晶体管的隧道氧化膜对浮动栅极所保存的电荷的状态进行控制，由此使第二写入MOS晶体管和第二输出MOS晶体管为增强状态，通过第一写入MOS晶体管的隧道氧化膜对浮动栅极所保存的电荷的状态进行控制，由此使第一写入MOS晶体管和第一输出MOS晶体管为耗尽状态。
[0010]在本发明的第4方式中，提供一种检测输入电压是否为预先决定的阈值电压以上的电压检测器，该电压检测器具备:基准电压生成部，其生成与阈值电压相应的基准电压；电压选择部，其选择设定电压和基准电压中的某一个来输出，该设定电压用于测定基准电压生成部应该生成的基准电压；以及比较器，其具有CMOS反相器，电压选择部所选择出的设定电压或基准电压被输入到CMOS反相器的输入端子，输入电压被输入到CMOS反相器的电源端子，其中，电压选择部在用于检测相对于阈值电压基准电压生成部应该生成的基准电压的基准电压检测模式的情况下选择设定电压，在用于检测输入电压是否为阈值电压以上的实际动作模式的情况下选择基准电压。
[0011]在本发明的第5方式中，提供如下一种电压检测器:基准电压生成部具备第一基准电压生成部，在基准电压检测模式下输入电压为预先决定的第一阈值电压的情况下，该第一基准电压生成部生成作为CMOS反相器的输出发生反转时的设定电压的第一基准电压。
[0012]在本发明的第6方式中，提供如下一种电压检测器，在该电压检测器中，第一基准电压生成部具有:第一写入MOS晶体管，其具有控制栅极和浮动栅极;第二写入MOS晶体管，其与第一写入MOS晶体管串联连接，具有控制栅极和浮动栅极;第一输出MOS晶体管，其具有与第一写入MOS晶体管的控制栅极电连接的控制栅极、以及与第一写入MOS晶体管的浮动栅极电连接的浮动栅极；以及第二输出MOS晶体管，其与第一输出MOS晶体管串联连接，具有与第二写入MOS晶体管的控制栅极电连接的控制栅极、以及与第二写入MOS晶体管的浮动栅极电连接的浮动栅极，其中，第一写入MOS晶体管和第二写入MOS晶体管是具有隧道氧化膜的非易失性存储元件，向浮动栅极注入的电荷隧穿该隧道氧化膜，第一输出MOS晶体管和第二输出MOS晶体管是不具有隧道氧化膜的非易失性存储元件，从第一输出MOS晶体管与第二输出MOS晶体管的连接点输出第一基准电压。
[0013]在本发明的第7方式中，提供如下一种电压检测器:在第一基准电压生成部中设定第一基准电压的基准电压设定模式的情况下，电压选择部选择基准电压。
[0014]在本发明的第8方式中，提供如下一种电压检测器:还具备栅极控制部，该栅极控制部在基准电压设定模式下以使第一基准电压生成部所输出的第一基准电压与在基准电压检测模式下检测出的设定电压相等的方式对第一写入MOS晶体管的浮动栅极所保存的电荷的状态进行控制。
[0015]在本发明的第9方式中，提供如下一种电压检测器:还具备电流镜，该电流镜在基准电压设定模式下基于从电压检测器的外部输入的外部电流来生成小于外部电流的调整用电流，栅极控制部对第二输出MOS晶体管输入调整用电流，以使第一基准电压生成部所输出的第一基准电压与预先决定的电压相等的方式对第二写入MOS晶体管的浮动栅极所保存的电荷的状态进行控制，之后，在不对第二输出MOS晶体管输入调整用电流的状态下，以使第一基准电压生成部所输出的第一基准电压与预先决定的电压相等的方式对第一写入MOS晶体管的浮动栅极所保存的电荷的状态进行控制。
[0016]在本发明的第10方式中，提供如下一种电压检测器:基准电压生成部还具备第二基准电压生成部，在基准电压检测模式下输入电压为与第一基准电压不同的预先决定的第二阈值电压的情况下，该第二基准电压生成部生成作为CMOS反相器的输出发生反转时的设定电压的第二基准电压。
[0017]在本发明的第11方式中，提供一种对电压检测器的基准电压生成部进行设定的基准电压设定方法，其中，该电压检测器检测输入电压是否为预先决定的阈值电压以上，具备:基准电压生成部，其生成与阈值电压相应的基准电压；电压选择部，其选择设定电压和基准电压中的某一个来输出，该设定电压用于测定基准电压生成部应该生成的基准电压；以及比较器，其具有CMOS反相器，电压选择部所选择出的设定电压或基准电压被输入到CMOS反相器的输入端子，输入电压被输入到CMOS反相器的电源端子，其中，电压选择部在用于检测相对于阈值电压基准电压生成部应该生成的基准电压的基准电压检测模式的情况下选择设定电压，在用于检测输入电压是否为阈值电压以上的实际动作模式的情况下选择基准电压，在该基准电压设定方法中，比较器具备CMOS反相器，逐渐改变用于检测基准电压的设定电压，来检测CMOS反相器的输出发生反转时的设定电压，在基准电压生成部设定所检测出的设定电压来作为基准电压。
[0018]在本发明的第12方式中，提供一种使对电压检测器的基准电压生成部进行控制的计算机执行对电压检测器的基准电压生成部进行设定的基准电压设定方法的程序，其中，该电压检测器检测输入电压是否为预先决定的阈值电压以上，具备:基准电压生成部，其生成与阈值电压相应的基准电压；电压选择部，其选择设定电压和基准电压中的某一个来输出，该设定电压用于测定基准电压生成部应该生成的基准电压；以及比较器，其具有CMOS反相器，电压选择部所选择出的设定电压或基准电压被输入到CMOS反相器的输入端子，输入电压被输入到CMOS反相器的电源端子，其中，电压选择部在用于检测相对于阈值电压基准电压生成部应该生成的基准电压的基准电压检测模式的情况下选择设定电压，在用于检测输入电压是否为阈值电压以上的实际动作模式的情况下选择基准电压，在该基准电压设定方法方法中，比较器具备CMOS反相器，逐渐改变用于检测基准电压的设定电压，来检测CMOS反相器的输出发生反转时的设定电压，在基准电压生成部设定所检测出的设定电压来作为基准电压。
[0019]此外，上述的发明的概要并没有列举出本发明需要的特征的全部。另外，这些特征群的子组合也能够成为发明。
【附图说明】
[0020]图1示出本实施方式所涉及的电压检测器100的概要。
[0021]图2示出本实施方式所涉及的电压检测器100的动作的一例。
[0022]图3是示出比较器50的结构例的图。
[0023]图4示出本实施方式所涉及的电压检测器100的详细结构例。
[0024]图5示出基准电压(VrefH、Vref L)的检测方法的概要。
[0025]图6示出本实施方式所涉及的基准电压生成部20的基本电路。
[0026]图7示出具备隧道氧化膜的非易失性存储元件70。
[0027 ]图8示出基准电压生成部20的电路结构的一例。
[0028]图9示出本实施方式所涉及的基准电压生成部20的电路结构的一例。
[0029]图10是示出基准电压的设定方法的流程图。
[0030]图11是用于说明基准电压Vref的设定方法的图。
[0031]图12示出本实施方式所涉及的非易失性存储元件70的设定方法。
[0032]图13示出基准电压设定模式下的电压检测器100的动作的一例。
[0033]图14示出向增强型MOS晶体管M2的写入动作。
[0034]图15示出基准电压设定模式下的电压检测器100的动作的一例。
[0035]图16示出向耗尽型MOS晶体管Mlw的写入动作。
[0036]图17示出本实施方式所涉及的基准电压生成部20的电路结构的一例。
[0037]图18示出基准电压生成部20的电路结构的一例。
[0038]图19示出基准电压生成部20的电路结构的一例。
[0039]图20示出基准电压生成部20的电路结构的一例。
[0040]图21示出阈值电压Vth相对于写入时间的变化量。
[0041 ]图22示出基准电压生成部20的电路结构的一例。
[0042 ]图23示出阈值电压Vth相对于写入时间的变化。
[0043 ]图24示出基准电压Vref相对于调整时间的转变状态。
[0044]图25示出基准电压生成部20的电路结构的一例。
[0045 ]图26示出基准电