栅极相连接，其正极经电阻Rl后与场效应管MOS的漏极相连接；电阻R2与极性电容Cl相并联，而极性电容C2的正极与极性电容Cl的正极相连接，其负极与或非门IC2的负极输入端相连接。
[0027]电阻R3的一端与极性电容C2的正极相连接，其另一端接地。同时，该场效应管MOS的漏极需要与光电池CDS和电阻R7的连接点相连接，以确保光电池CDS能为场效应管MOS提供工作电压。
[0028]所述的驱动电路则由变压器T、二极管D1、电容C5、电阻R8、电容C6、电容C7及晶体管Ql组成。连接时，二极管Dl的P极与驱动芯片M的VCC管脚相连接，其N极则与驱动芯片M的BOOST管脚相连接。电容C5的正极与驱动芯片M的BOOST管脚相连接，其负极则与驱动芯片M的TG管脚相连接。为确保驱动芯片M的正常运行，其VCC端需要外接+12V的电压。
[0029]电阻R8为分压电阻，其串接于驱动芯片M的TG管脚与TS管脚之间。而晶体管Ql的基极则与驱动芯片M的TG管脚相连接，其集电极顺次经电容C6和电容C7后接地，其发射极接地。同时，该晶体管Ql的集电极还需要外接+6V的直流电压，以确保晶体管Ql拥有足够的偏置电压来驱动其自身导通。
[0030]所述变压器T用于将外部的+6V直流电压进行变压处理后输出给外部的场效应管。该变压器T的原边线圈的同名端与电容C6和电容C7的连接点相连接，其非同名端则与晶体管Ql的发射极相连接后接地。同时，晶体管Ql的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。
[0031]变压器T的副边线圈的同名端、抽头Y1、抽头Y2和副边线圈的非同名端一起作为本实用新型的输出端。根据实际的情况，用户可以只选用这四个输出端的任意一个或几个端口使用即可。
[0032]如图2所示，该逻辑保护射极耦合式放大电路主要由三极管Q2，三极管Q3，功率放大器P2，功率放大器P3，串接在功率放大器P2的负极输入端与输出端之间的电阻R10，串接在功率放大器P3的正极输入端与输出端之间的极性电容C15，串接在功率放大器P2的正极输入端与三极管Q2的集电极之间的电阻R9，串接在三极管Q2的集电极与三极管Q3的基极之间的电阻Rl I，与电阻Rl I相并联的电容C9，负极与功率放大器P2的正极输入端相连接、正极经电阻R12后与三极管Q2的发射极相连接的极性电容C8，串接在三极管Q3的基极与极性电容CS的正极之间的电阻R13，正极与三极管Q3的发射极相连接、负极顺次经稳压二极管D2和电阻R14后与功率放大器P2的输出端相连接的电容C10，P极与功率放大器P3的输出端相连接、N极经电阻R16和电阻R15后与稳压二极管D2与电阻R14的连接点相连接的二极管D3，以及P极与电容ClO的负极相连接、N极与二极管D3与电阻R16的连接点相连接的稳压二极管D4组成。
[0033]同时，所述三极管Q2的基极与极性电容CS的正极相连接，其发射极与三极管Q3的发射极相连接，其集电极与功率放大器P2的负极输入端相连接；三极管Q3的集电极与功率放大器P3的负极输入端相连接，功率放大器P3的正极输入端与功率放大器P2的输出端相连接。
[0034]所述极性电容C8的正极与或非门IC2的输出端相连接，而电阻R16与电阻R15的连接点则与或非门IC3的负极输入端相连接。
[0035]如上所述，便可以很好的实现本实用新型。
【主权项】
1.一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，以及与驱动芯片M相连接的驱动电路和自激混合电路组成；所述自激混合电路由与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及该自锁光激发电路相连接的自举电路组成；其中，自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，一端与功率放大器Pl的正极输入端相连接、另一端经电位器R5后接地的光电池CDS，以及串接在或非门IC3的正极输入端与输出端之间的电容C3组成；所述或非门ICl的正极输入端与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接；或非门IC3的输出端与同相交流信号放大电路相连接，或非门IC2的负极输入端与自举电路相连接，其特征在于，在或非门IC2的输出端与或非门IC3的负极输入端之间串接有逻辑保护射极耦合式放大电路；该逻辑保护射极耦合式放大电路主要由三极管Q2，三极管Q3，功率放大器P2，功率放大器P3，串接在功率放大器P2的负极输入端与输出端之间的电阻R10，串接在功率放大器P3的正极输入端与输出端之间的极性电容C15，串接在功率放大器P2的正极输入端与三极管Q2的集电极之间的电阻R9，串接在三极管Q2的集电极与三极管Q3的基极之间的电阻R11，与电阻Rll相并联的电容C9，负极与功率放大器P2的正极输入端相连接、正极经电阻R12后与三极管Q2的发射极相连接的极性电容C8，串接在三极管Q3的基极与极性电容CS的正极之间的电阻R13，正极与三极管Q3的发射极相连接、负极顺次经稳压二极管D2和电阻R14后与功率放大器P2的输出端相连接的电容C10，P极与功率放大器P3的输出端相连接、N极经电阻R16和电阻R15后与稳压二极管D2与电阻R14的连接点相连接的二极管D3，以及P极与电容ClO的负极相连接、N极与二极管D3与电阻R16的连接点相连接的稳压二极管D4组成；所述三极管Q2的基极与极性电容C8的正极相连接，其发射极与三极管Q3的发射极相连接，其集电极与功率放大器P2的负极输入端相连接；三极管Q3的集电极与功率放大器P3的负极输入端相连接，功率放大器P3的正极输入端与功率放大器P2的输出端相连接；极性电容C8的正极与或非门IC2的输出端相连接，而电阻R16与电阻R15的连接点则与或非门IC3的负极输入端相连接。
2.根据权利要求1所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述同相交流信号放大电路由功率放大器P1，一端与驱动芯片M的VCC管脚相连接、另一端与功率放大器Pl的正极输入端相连接的电阻R7，一端与功率放大器Pl的负极输入端相连接、另一端与或非门IC2的输出端相连接的电阻R6，以及正极与功率放大器Pl的正极输入端相连接、负极外接电源的极性电容C4组成，所述功率放大器Pl的输出端与驱动芯片M的INP管脚相连接。
3.根据权利要求2所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述自举电路由场效应管MOS，一端与场效应管MOS的源极相连接、另一端接地的电阻R4，负极与场效应管MOS的栅极相连接、正极经电阻Rl后与场效应管MOS的漏极相连接的极性电容Cl，与极性电容Cl相并联的电阻R2，正极与极性电容Cl的正极相连接、负极与或非门IC2的负极输入端相连接的极性电容C2，以及一端与极性电容C2的正极相连接、另一端接地的电阻R3组成；所述场效应管MOS的漏极与光电池CDS和电阻R7的连接点相连接。
4.根据权利要求3任一项所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述驱动电路由变压器T，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管Dl，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C5，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R8，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C6和电容C7后接地、而发射极接地的晶体管Ql组成；所述变压器T的原边线圈的同名端与电容C6和电容C7的连接点相连接，其非同名端则与晶体管Ql的发射极相连接后接地；同时，晶体管Ql的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。
5.根据权利要求4所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述驱动芯片M为LTC4440A集成芯片。
【专利摘要】本实用新型公开了一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，以及与驱动芯片M相连接的驱动电路和自激混合电路组成；所述自激混合电路由与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路等组成，其特征在于，在或非门IC2的输出端与或非门IC3的负极输入端之间串接有逻辑保护射极耦合式放大电路。本实用新型能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低。同时，本实用新型的启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。
【IPC分类】H05B37-02
【公开号】CN204335046
【申请号】CN201420736581
【发明人】高小英, 车容俊
【申请人】成都措普科技有限公司
【公开日】2015年5月13日
【申请日】2014年11月28日