具有混合型dac电容阵列结构的sar adc的制作方法
【技术领域】
[0001] 本实用新型涉及一种模拟集成电路中的数据转换器领域，特别涉及一种能够降低 逐次逼近型模数转换器功耗的电容阵列结构。
【背景技术】
[0002] 在模拟集成电路技术中，逐次逼近寄存器型（SAR)的模拟数字转换器（ADC)是采 样速率低于5Msps的中等至高分辨率应用的常见结构。SAR ADC的分辨率一般为8位至16 位，具有低功耗、小尺寸等特点。这些特点使SAR ADC获得了很广的应用范围，例如便携式 电池供电仪表、笔输入量化器、工业控制和数据信号采集器等。
[0003] 逐次逼近型模数转换器的DAC模块是逐次逼近型模数转换器的关键模块，它产生 的参考电压精确度直接影响着模数转换器的转换精度。当前有四种类别的DAC架构被用 于逐次逼近型模数转换器：电压型、电流型、电流舵型与电荷重分配型。前三种类别的DAC 因为存在较大的静态功耗，在低功耗逐次逼近型模数转换器中应用不多，而电荷重分配DAC 成为了低功耗逐次逼近型模数转换器的主要选择。电荷重分配型又有多种电容架构，目前 运用最为广泛的是二进制权重阵列、带衰减电容阵列和拆分电容阵列。如果将带衰减电容 的思想拓展，每个单位电容之间都接入衰减电容，电容阵列即为C2C电容阵列。二进制权重 阵列控制简单且精度较高，但功耗过高因而不适用于低功耗设备。带衰减电容阵列虽然功 耗低，但是精确度也低。拆分电容阵列本身精确度较高，而切换功耗也较低，但是单位电容 数量大，DAC开关控制也较为复杂，数字逻辑部分会消耗大量功耗，因而也不能满足低功耗 设备的需求。 【实用新型内容】
[0004] 有鉴于此，本实用新型的目的是提供一种具有混合型DAC电容阵列结构的SAR ADC，以解决现有传统二进制权重阵列结构（CBW)功耗较高、带衰减电容阵列结构（BWA)精 度极低的问题，以满足高精度低功耗模拟电子设备的需要。
[0005] 本实用新型具有混合型DAC电容阵列结构的SAR ADC，包括比较器和混合型DAC电 容阵列结构；
[0006] 所述混合型DAC电容阵列结构包括：n个C2C电容阵列单元、m个二进制电容阵列 单元、以及一个冗余电容，n个C2C单元对应从第0个到第n个比特，m个二进制电容阵列单 元对应第n+1个到第n+m个比特，其中m+n =总比特数；
[0007] n个C2C电容阵列单元中共有n个电容值为C的单位电容，n-1个电容值为2*C的 电容，每个电容值为C的单位电容的上极板为相应比特所对应的节点，n个C2C电容阵列单 元中共有n个节点，相邻的两个节点间用电容值为2*C的电容相连接；
[0008] m个二进制电容阵列单元中共有m个电容值依次为24C，22*0" 2m*C的电容，且各 电容的上极板连在一起共有1个节点，该节点对应第n+1到第n+m个比特；
[0009] n个C2C电容阵列单元中第1个比特对应的节点与冗余电容相连接，为电容阵列结 构的输入端，第n个比特对应的节点与第n+1个比特到第n+m个比特对应的节点相连，为电 容阵列结构的输出端，每个节点下端的电容的下极板连接一个选择接地或接电源的选择开 关；
[0010] 所述混合型DAC电容阵列结构的输出端与比较器的输入端相连接。
[0011] 进一步，所述混合型DAC电容阵列结构为两列，两列混合型DAC电容阵列结构的输 入端分别与一个米样保持模块的差分输出端相连接，两列混合型DAC电容阵列结构的输出 端分别与比较器的正、负输入端相连接。
[0012] 进一步，所述混合型DAC电容阵列结构为一列，混合型DAC电容阵列结构的输入端 悬空、输出端与比较器的一个输入端相连接，比较器的另一个输入端与采样保持模块的输 出端相连接。
[0013] 本实用新型的有益效果：本实用新型具有混合型DAC电容阵列结构的SARADC，其 混合型DAC电容阵列结构将C2C电容阵列单元和二进制电容阵列单元相结合，从而兼有了 二进制权重电容阵列结构（CBW)精度高、带衰减电容阵列结构（BWA)功耗低的优点，从而使 SAR ADC能更好的满足各种模拟电子设备对低功耗、高精度的需求。
【附图说明】
[0014] 图1为混合型DAC电容阵列结构的电路原理图。
[0015] 图2为取7组C2C电容阵列单元和3组二进制电容阵列单元用于单端SARADC中 的SAR ADC架构图。
[0016] 图3为取7组C2C电容阵列单元和3组二进制电容阵列单元用于双端SARADC中 的SAR ADC架构图。
【具体实施方式】
[0017] 下面结合附图和实施例对本实用新型作进一步描述。
[0018] 实施例一，具有混合型DAC电容阵列结构的SAR ADC，包括比较器和混合型DAC电 容阵列结构；
[0019] 如图2所示，所述混合型DAC电容阵列结构包括：n个C2C电容阵列单元、m个二进 制电容阵列单元、以及一个冗余电容，n个C2C单元对应从第0个到第n个比特，m个二进制 电容阵列单元对应第n+1个到第n+m个比特，其中m+n =总比特数；
[0020] n个C2C电容阵列单元中共有n个电容值为C的单位电容，n-1个电容值为2*C的 电容，每个电容值为C的单位电容的上极板为相应比特所对应的节点，n个C2C电容阵列单 元中共有n个节点，相邻的两个节点间用电容值为2*C的电容相连接；
[0021] m个二进制电容阵列单元中共有m个电容值依次为24C，22*0" 2m*C的电容，且各 电容的上极板连在一起共有1个节点，该节点对应第n+1到第n+m个比特；
[0022] n个C2C电容阵列单元中第1个比特对应的节点与冗余电容相连接，为电容阵列结 构的输入端，第n个比特对应的节点与第n+1个比特到第n+m个比特对应的节点相连，为电 容阵列结构的输出端，每个节点下端的电容的下极板连接一个选择接地或接电源的选择开 关；
[0023] 如图3所示，所述混合型DAC电容阵列结构为两列，两列混合型DAC电容阵列结构 的输入端分别与一个米样保持模块的差分输出端相连接，两列混合型DAC电容阵列结构的 输出端分别与比较器的正、负输入端相连接。
[0024] 进一步，本实施例中，每列混合型DAC电容阵列结构中C2C电容阵列单元为七组， 二进制电容阵列单元为三组，当然在不同实施例中，混合型DAC电容阵列结构中C2C电容阵 列单元和二进制电容阵列单元的数量还可根据需要调整，以便能更好的满足各种模拟电子 设备对低功耗、高精度的需求。
[0025] 本实施例中，各列混合型DAC电容阵列结构的最右端为冗余电容Cd，向右为7个 C2C电容阵列单元，再向右为3个二进制电容阵列单元。
[0026] 该模数转换器从采样到产生MSB以及其余位数码的过程为：
[0027] 复位DAC极板开关从左往右看，下极板分别连接到VKEF，VKEF，V KEF，VKEF，......GND。
[0028] 采样闭合采样开关，输入信号对比较器输入端进行充电，充电完毕后断开开关， 电压为V IN。
[0029] MSB比较器进行第一次比较，得到的比较结果即为模数转换器输出数字码的最高 位（MSB)。
[0030] 切换根据比较结果切换电