一种基于dds和pll组成的宽带低步进高速频率合成器的制造方法
【技术领域】
[0001]本实用新型属于雷达通讯技术领域，特别涉及一种基于DDS和PLL组成的宽带低步进高速频率合成器。
【背景技术】
[0002]频率合成分为直接模拟频率合成、锁相频率合成和直接数字合成三种。随着雷达技术和通信技术的不断发展，对频率合成器的频率稳定度、频谱纯度、频率范围以及捷变频速度提出了更高要求。现有的频率合成器在输出频率较高或带宽较宽时，输出信号的质量较差，同时，现有频率合成器的结构复杂，稳定性不好，因此亟待改进。
【实用新型内容】
[0003]本实用新型为了克服上述现有技术的不足，提供了一种基于DDS和PLL组成的宽带低步进高速频率合成器，本实用新型具有结构简单、设计合理以及稳定性好的优点，本实用新型中的高速频率合成器在输出频率较高或带宽较宽时，输出信号的质量均较好，而且能够实现快速跳频。
[0004]为实现上述目的，本实用新型采用了以下技术措施:
[0005]一种基于DDS和PLL组成的宽带低步进高速频率合成器，本频率合成器包括DDS电路、PLL电路、上变频和信号放大电路、时序控制电路；所述PLL电路的信号输出端与所述上变频和信号放大电路的信号输入端相连，所述上变频和信号放大电路的信号输入端与所述DDS电路信号输出端相连，所述时序控制电路的信号输出端分别与所述PLL电路、DDS电路的信号输入端相连。
[0006]本实用新型还可以通过以下技术措施进一步实现。
[0007]优选的，所述PLL电路包括KU波段PLL电路、4选IPIN开关、L波段PLL电路、5选IPIN开关；所述上变频和信号放大电路包括L波段混频器、KU波段混频器、滤波放大器、2选I开关滤波器；
[0008]所述KU波段PLL电路的输出端输出4路KU波段本振信号至4选IPIN开关的输入端，所述4选IPIN开关的信号输出端与所述KU波段混频器的信号输入端相连；所述L波段PLL电路的输出端输出5路L波段本振信号至5选IPIN开关的输入端，所述5选IPIN开关的信号输出端与所述L波段混频器的信号输入端相连，所述L波段混频器的信号输出端与所述滤波放大器的信号输入端相连，所述滤波放大器的信号输出端与所述KU波段混频器的信号输入端相连，所述KU波段混频器的信号输出端与所述2选I开关滤波器的信号输入端相连；
[0009]所述时序控制电路的信号输出端分别与所述KU波段PLL电路、L波段PLL电路的信号输入端相连，且所述时序控制电路的信号输出端还分别与4选IPIN开关、5选IPIN开关的控制端相连；所述DDS电路的信号输出端与所述L波段混频器的信号输入端相连。
[0010]优选的，所述KU波段PLL电路由鉴相单元、环路滤波器、四个压控振荡器、微带滤波器组成；所述鉴相单元的输出端与环路滤波器的输入端相连，环路滤波器的输出端分别与四个压控振荡器的输入端相连，四个压控振荡器的各自的输出端一方面与4选IPIN开关的输入端相连，另一方面与微带滤波器的输入端相连，微带滤波器的输出端与鉴相单元的输入端相连；所述时序控制电路的信号输出端与鉴相单元的输入端相连。
[0011]优选的，所述鉴相单元包括基准分频器、鉴相器、环内分频器；所述基准分频器的输入端接10MHz的输入时钟，所述基准分频器的信号输出端与所述鉴相器的信号输入端相连，所述鉴相器的信号输出端与所述环路滤波器的信号输入端相连，所述微带滤波器的信号输出端与所述环内分频器的信号输入端相连，所述环内分频器的信号输出端与所述鉴相器的信号输入端相连；所述时序控制电路的信号输出端与所述鉴相器的输入端相连；
[0012]所述L波段PLL电路的信号输入端接10MHz的输入时钟。
[0013]优选的，所述DDS电路包括DDS产生电路、倍频滤波电路；所述DDS产生电路包括第一阻抗变换器、DDS芯片、第二阻抗变换器；所述倍频滤波电路包括匹配电路、匹配倍频电路、4选I开关滤波器组；所述第一阻抗变换器的信号输入端接1000MHz的信号，所述第一阻抗变换器信号输出端与所述DDS芯片的信号输入端相连，所述DDS芯片信号输入端与所述第二阻抗变换器的信号输出端相连，所述第二阻抗变换器的信号输出端与匹配电路的信号输入端相连，所述匹配电路的信号输出端与所述匹配倍频电路的信号输入端相连，所述匹配倍频电路的信号输出端与4选I开关滤波器组的信号输入端相连，所述4选I开关滤波器组的信号输出端与L波段混频器的信号输入端相连；所述时序控制电路的信号输出端与所述DDS芯片的输入端相连。
[0014]优选的，所述时序控制电路型号为美国Altera公司生产的cyclone系列的EP1C6T144I7 的 FPGA 芯片。
[0015]优选的，所述L波段混频器型号为美国HITTITE公司生产的HMC220MS8芯片，所述KU波段混频器型号为美国HITTITE公司生产的HMC441LM1芯片，所述压控振荡器型号为美国HITTITE公司生产的HMC588LP5芯片，所述DDS芯片型号为美国Analog Devices公司生产的AD9858BCPZ芯片。
[0016]优选的，所述鉴相单元中的鉴相器型号为美国Analog Devices公司生产的ADF4107，所述L波段PLL电路的芯片型号为美国Analog Devices公司生产的ADF4350BCPZ ;所述时序控制电路的信号输出端与所述ADF4350BCPZ的输入端相连。
[0017]优选的，所述环路滤波器由0P27GS运算放大器组成，所述0P27GS的IN-引脚连接电阻R12、电阻R13的一端，所述电阻R12的另一端接地，所述0P27GS的IN+引脚连接电阻Rll的一端、电容C12的一端、REF IN，所述电容C12的另一端接地，所述电阻Rll的另一端连接电容C13的一端，所述电容C13的另一端接地，所述0P27GS的VCC-引脚接地，所述0P27GS的VCC+引脚连接电容C14的一端、电容C15的一端、+12V电源，所述电容C14、电容C15的另一端接地，所述0P27GS的OUT引脚连接电阻R13的另一端、电阻R14的一端，所述电阻R14的另一端连接电容C16的一端、RF 0UT，所述电容C16的另一端接地，所述0P27GS的V10、NC引脚悬空。
[0018]本实用新型的有益效果在于:
[0019]I)、本实用新型由DDS电路、PLL电路、上变频和信号放大电路、时序控制电路组成。本实用新型通过降低DDS电路的输出频率，再使用倍频电路来提高输出信号的质量；在较宽的带宽内，本实用新型通过PLL电路产生L波段和KU波段两种本振分别和DDS频率进行组合，然后通过高速开关组合的方法来实现频率切换，本实用新型输出频率在KU波段，输出带宽在12?14GHz时能够快速完成1MHz步进的跳频，并使得整个频率的切换时间达到2us ;本实用新型具有结构简单、稳定性好、精度尚、易实现等特点。
[0020]2)、本实用新型中的KU波段本振产生部分采用分离式器件，所述鉴相器的型号为美国Analog Devices公司生产ADF4107，该芯片集成了锁相环频率合成器的多种重要部件，只需简单的外围电路，即可构成一个完整的低噪声、低功耗、高稳定度的频率合成器。
[0021]在整个锁相频率合成的设计个过程中，环路滤波器的设计显得尤为重要，环路滤波器会直接影响到整个信号产生的质量和锁定时间，环路带宽的优化有助于在不牺牲噪声性能的情况下持续快速且准确地调频。在环路带宽内，鉴相器控制压控振荡器(VCO)跟踪参考频率，将参考振荡器的相位噪声映射到VCO上。这一过程受到鉴相器噪声基底的支配，因为鉴相器噪声基底通常比参考振荡器的相位噪声高。由于ADF4107中鉴相器的噪声基底较低，使得此信号产生电路的输出具有出色的低相噪特性。
[0022]3)、本实用新型中的L波段本振产生部分采用集成器件，所述L波段PLL电路芯片型号为美国AD公司生产的ADF4350BCPZ芯片，该芯片内部集成了 VC0，无需再搭建其它外围电路，使用在L波段时非常方便。
[0023]4)、对于上变频和信号放大电路，本实用新型在带宽较宽的情况下，通过在混频之后进行开关滤波将2GHz带宽的信号切割成IGHz带宽的信号，从而提高了输出信号的质量。
【附图说明】
[0024]图1为本实用新型的PLL电路和上变频原理图；
[0025]图2为本实用新型的DDS信号部分电路原理图；
[0026]图3为本实用新型的环路滤波器原理图；
[0027]图4为本实用新型的控制时序仿真图。
[0028]10—KU波段PLL电路20 — L波段PLL电路
[0029]30—上变频和信号放大电路 40—DDS产生电路
[0030]50—倍频滤波电路
【具体实施方式】
[0031]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0032]一种基于DDS和PLL组成的宽带低步进高速频率合成器，包括DDS电路、PLL电路、上变频和信号放大电路30、时序控制电路；所述PLL电路的信号输出端与所述上变频和信号放大电路30的信号输入端相连，所述上变频和信号放大电路30的信号输入端与所述DDS电路信号输出端相连，所述时序控制电路的信号输出端与所述PLL电路、DDS电路的信号输入端相连。
[0033]如图1所示，整个合成器采用10MHz的外部参考时钟。
[0034]如图1所示，所述PLL电路包括KU波段PLL电路10、4选IPIN开关、L波段PLL电路20、5选IPIN开关，KU波段PLL电路10采用了二阶有源环路滤波，L波段PLL电路20采用了无源二阶环路滤波的方式；所述上变频和信号放大电路30包括L波段混频器、KU波段混频器、滤波放大器、2选I开关滤波器；所述上变频和信号放大电路30设计宽带为2GHz，通过混频之后进行开关滤波将2GHz带宽信号切割成IGHz带宽的信号。
[0035]如图1所示，所述KU波段PLL电路10由鉴相单元、环路滤波器、4个压控振荡器、微带滤波器组成；所述鉴相单元由基准分频器、鉴相器、环内分频器构成；所述基准分频器的输入端接10MHz的输入时钟，所述基准分频器的信号输出端与所述鉴相器的信号输入端相连，所述鉴相器的信号输出端与所述环路滤波器的信号输入端相连，环路滤波器的输出端分别与4个压控振荡器的输入端相连，4个压控振荡器的各自的输出端一方面分别通过4根SMA射频电缆与4选IPIN开关的输入端相连，另一方面则与微带滤波器的输入端相连，微带滤波器的输出端与所述环内分频器的信号输入端相连，所述环内分频器的信号输出端与所述鉴相器的信号输入端相连。
[0036]KU波段PLL电路10在工作时，4个压控振荡器输出的4路不同频率的KU波段本振信号通过4根SMA射频电缆送至4选IPIN开关的输入端，然后4选IPIN开关选择I路KU波段本振信号通过