一种宽带捷变频频率合成器的制造方法
【技术领域】
[0001]本实用新型涉及无线通信领域中的一种宽带捷变频频率合成器，特别适用于作为抗干扰卫星通信设备的本振源。
【背景技术】
[0002]为了增加通信系统抗干扰和抗截获能力，通常采用跳频通信方式，尤其是抗干扰卫星通信系统，要求本振源具备快速跳频、小步进以及小型化、低功耗的特点；同时随着卫星通信频段的提高，可用带宽也在增加通信带宽由Ku频段的500MHz增加到Ka频段的1600MHz，要求本振源还应具备宽带输出的特点。目前卫星通信设备的本振源均不能同时满足快速跳频、小步进以及小型化、低功耗的要求。
【实用新型内容】
[0003]本实用新型的目的在于避免上述【背景技术】中的不足之处而提供一种能作为跳频抗干扰卫星通信设备本振源的跳频频率合成器，本实用新型能够在较恶劣的环境_40°C?+85°C下正常工作，还具有输出步进小、快速跳频、相位噪声低、杂散低、谐波低、频率范围宽、集成化程度高、功耗低、结构简单、性能稳定可靠等特点。
[0004]本实用新型的目的是这样实现的:一种宽带捷变频频率合成器，包括倍频器1、功分器2、FPGA5、第一开关6、第二开关7、第一滤波器8、第二滤波器9、第三开关1和放大器11 ；其特征在于，还包括第一跳频锁相环电路3和第二跳频锁相环电路4;所述的第一跳频锁相环电路3和第二跳频锁相环电路4集成了锁相环和VC0;其中倍频器I的输入端口与外部相连接，输出端口与功分器2的输入端口相连接;功分器2的输出端口分别与第一跳频锁相环电路3和第二跳频锁相环电路4的输入端口相连接;FPGA5的输出端口分别与第一跳频锁相环电路3和第二跳频锁相环电路4的输入端口相连接;第一跳频锁相环电路3和第二跳频锁相环电路4的输出端口均与第一开关6相连接;第一开关6的输出端口与第二开关7的输入端口相连接;第二开关7的输出端口分别与第一滤波器8和第二滤波器9的输入端口相连接;第一滤波器8和第二滤波器9的输出端口均与开关1相连接;开关1的输出端口与放大器11的输入端口相连接;放大器11与外部相连接。
[0005]其中，第一跳频锁相环电路3和第二跳频锁相环电路4由稳压块12、锁相芯片13、放大器14、控制电路15和参考信号16、电阻器Rl、R2和电容器Cl、C2和C3组成;稳压块12的输出端口与锁相芯片13的输入端口相连接;锁相芯片13的输出端口与放大器14的输入端口相连接;参考信号16的输出端口与锁相芯片13的输入端口相连接;控制电路15的输出端口分别与稳压块12和锁相芯片13的输入端口相连接;电容器Cl、C2和C3相并联，一端和锁相芯片13相连接，另一端接地;电阻器Rl串联在Cl和C2之间，电阻器R2串联在Cl和C3之间。
[0006]其中，第一跳频锁相环电路3和第二跳频锁相环电路4通过第一开关6进行乒乓切换;第一滤波器8和第二滤波器9通过第二开关7和第三开关10进行分段滤波。
[0007]其中，第一跳频锁相环电路3和第二跳频锁相环电路4内部集成的VCO可以快速的进行频率预置，通过FPGA5的控制信号，能将VCO的输出快速地精确地预置在一个窄带范围，进而优化了频综的锁定时间，减小了频率的驻留时间。
[0008]本实用新型与【背景技术】相比有如下优点:
[0009]1.本实用新型采用锁相环电路的小数分频模式实现小步进输出特性;通过乒乓切换和分段滤波实现频率合成器快速跳频和宽带输出。
[0010]2.本实用新型集成化程度高，功耗低，调试工作量小，能够在较恶劣的环境温度-40°C?+85°C下正常工作。
[0011 ] 3.本实用新型结构紧凑，体积小，成本低，具有推广应用价值。
【附图说明】
[0012]图1是本实用新型的原理方框图。
[0013]图2是本实用新型跳频锁相环电路的电原理图。
【具体实施方式】
[0014]参照图1和图2，本实用新型由倍频器1、功分器2、FPGA5、第一开关6、第二开关7、第一滤波器8、第二滤波器9、第三开关10、放大器11、第一跳频锁相环电路3和第二跳频锁相环电路4组成;第一跳频锁相环电路3和第二跳频锁相环电路4集成了锁相环和VC0。图1是本实用新型实施例的电原理方框图，实施例按图1连接线路。其中倍频器I的输入端口与外部外部1MHz参考基准源信号相连接，输出端口与功分器2的输入端口相连接，倍频器I输出参考频率的五倍频信号;功分器2的输出端口分别与第一跳频锁相环电路3和第二跳频锁相环电路4的输入端口相连接，功分器2将倍频器I输出的倍频信号一分为二，实施例采用市售专用的SD-2制作;倍频信号作为第一跳频锁相环电路3和第二跳频锁相环电路4的时钟信号，实施例采用市售专用的倍频器RMK-5-51+制作;FPGA5用来控制跳频锁相环电路和开关电路，FPGA5的输出端口分别与第一跳频锁相环电路3和第二跳频锁相环电路4的输入端口相连接;实施例采用市售专用的EP3C10F256I7N制作;第一跳频锁相环电路3和第二跳频锁相环电路4的输出端口均与第一开关6相连接;第一开关6的输出端口与第二开关7的输入端口相连接;第二开关7的输出端口分别与第一滤波器8和第二滤波器9的输入端口相连接;第一滤波器8和第二滤波器9的输出端口均与开关1相连接;开关1的输出端口与放大器11的输入端口相连接;放大器11与外部相连接。第一开关电路6、第二开关电路7、第三开关电路10用来乒乓切换锁相环电路和分段滤波，实施例采用市售专用的HMC232LP4制作;第一滤波电路
8、第二滤波电路9用来对本振信号进行分段滤波，实施例采用中国电子科技集团公司第十三研究所的7MP2700U1000-KB、7MP3700U1000-KB制作;放大器11对本振信号放大，实施例采用市售专用的SBB-3089Z制作。
[0015]本实用新型第一跳频锁相环电路3和第二