一种基于fpga的多通道并行模拟数据采集电路的制作方法
【技术领域】
[0001 ]本实用新型涉及一种基于FPGA的多通道并行模拟数据采集电路。
【背景技术】
[0002]在铁路车辆安全监测数据采集领域，传统由MCU器件控制模拟开关切换，通过单通道ADC器件实现多通道模数转换的数据采集方案，只能通过轮循的方式完成各通道数据的顺序采集，实时性较差；同时受限于MCU器件的设计资源及模拟开关通道数限制，若要实现较多通道数据采集，则必须重新设计硬件电路或使用多块板卡，造成额外的成本负担，不能灵活地设计目标系统。
【发明内容】
[0003]本实用新型的目的是提供一种基于FPGA的多通道并行模拟数据采集电路，克服现有采集技术无法快速、有效采集铁路车辆安全监测过程中产生的多类数据的不足。
[0004]上述的目的通过以下的技术方案实现:
[0005]—种基于FPGA的多通道并行模拟数据采集电路，其组成包括:8通道模拟数字信号转换器、电压基准源、主处理器FPGA、数据总线，全局时序控制程序块，所述的全局时序控制程序单向传递信号给A/D驱动程序块，所述的全局时序控制程序单向传递信号给模数转换触发，所述的全局时序控制程序单向传递信号给数据控制程序，所述的全局时序控制程序单向传递信号给FIFO存储器与总线接口协议程序块，所述的模数转换触发程序单向传输信号至所述的A/D驱动程序块，所述的数据控制程序单向传输信号至所述的FIFO存储器，所述的FIFO存储器与所述的总线接口协议程序块双向传输信号，所述的总线接口协议程序块与所述的数据总线双向传输信号，所述的数据总线与上位机双向传输信号。
[0006]所述的一种基于FPGA的多通道并行模拟数据采集电路，所述的主处理器FPGA将控制信号单向传输至模拟数字信号转换器1、模拟数字信号转换器Π、模拟数字信号转换器m与模拟数字信号转换器IV，所述的模拟数字信号转换器I与所述的模拟数字信号转换器π接收来自电压基准源I的信号，所述的模拟数字信号转换器m与所述的模拟数字信号转换器IV接收来自电压基准源π的信号，所述的模拟数字信号转换器1、所述的模拟数字信号转换器π、所述的模拟数字信号转换器m与所述的模拟数字信号转换器IV均接收前端模拟信号束的信号，所述的模拟数字信号转换器1、所述的模拟数字信号转换器π、所述的模拟数字信号转换器m与所述的模拟数字信号转换器IV均单向传递数字信号至主处理器FPGA，所述的模拟数字信号转换器1、所述的模拟数字信号转换器π、所述的模拟数字信号转换器m与所述的模拟数字信号转换器IV的内部均包含内置模拟输入钳位保护、二阶抗混叠滤波器和跟踪保持放大器；
[0007]所述的一种基于FPGA的多通道并行模拟数据采集电路，所述的模拟数字信号转换器1、所述的模拟数字信号转换器Π、所述的模拟数字信号转换器m与所述的模拟数字信号转换器IV的元件与连接方式完全相同，所述的模拟数字信号转换器I的管脚1、所述的模拟数字信号转换器I的管脚37、所述的模拟数字信号转换器I的管脚38与所述的模拟数字信号转换器I的管脚48均并联电容CA1、电容CA2、电容CA3与模拟电源AVCC;
[0008]所述的模拟数字信号转换器I的管脚36连接电容CA4，所述的模拟数字信号转换器I的管脚39连接电容CA5，所述的模拟数字信号转换器I的管脚45与所述的模拟数字信号转换器I的管脚44均连接电容CA6，所述的模拟数字信号转换器I的管脚42并联电容CA7且与所述电压基准源UVl管脚6;
[0009]所述的模拟数字信号转换器I的管脚23并联电容CA8与电源VDD3.3，所述的模拟数字信号转换器I的管脚34连接电阻RAl，所述的模拟数字信号转换器I的管脚6连接排阻RSl的管脚3，所述的排阻RSl的管脚6接地，所述的模拟数字信号I的管脚7连接排阻RSl的管脚2，所述的模拟数字信号I的管脚8连接排阻RSl的管脚I，所述的排阻RSl的管脚7与所述的排阻RSl的管脚8均连接电源VDD3.3。
[0010]所述的一种基于FPGA的多通道并行模拟数据采集电路，所述的电压基准源I传输至模拟数字信号转换器I与模拟数字信号转换器Π，所述的电压基准源Π传输至模拟数字信号转换器m与模拟数字信号转换器IV，所述的电压基准源I与所述的电压基准源π的原件与连接完全相同，所述的电压基准源I包括变压器UVl，所述的变压器UVl的管脚2并联电容CVl与电容CV2的一端，所述的电容CVI与所述的电容CV2的另一端并联所述的变压器UVl的管脚4;所述的变压器UVl的管脚6串联电容CV3的一端，所述的电容CV3的另一端连接所述的变压器UVl的管脚4。
[0011]有益效果:
[0012]1.本实用新型的采集电路具有专属主控芯片且与前置运放电路分离，板卡既可用于各种监测系统集成，也可作为独立功能板卡完成采集工作，板卡具有设计灵活、便于升级、结构紧凑。
[0013]2.本实用新型的采集电路具有32个采集通道，具有一定的采集通道冗余，方便后续升级且集成化程度更高，特别适用于铁路车辆安全监测领域中多类数据的实时、并行采集。
[0014]3.本实用新型的外部电压基准源共有2个，每两个模拟数字转换器共用一个外部电压基准源。
[0015]4.本实用新型的主处理器为现场可编程门阵列FPGA，在其内部通过硬件描述语言构建了锁相环，全局复位，模数转换触发，A/D器件驱动，数据缓存控制及总线协议接口等程序模块来控制采集电路工作。
[0016]5.本实用新型的模拟数字信号转换器共有4个，每个转换器具有8个并行采集通道，构成的32个采集通道可以并行完成采集工作互不干扰。
[0017]6.本实用新型的电压基准源I与电压基准源Π为所述的模拟数字信号转换器提供稳定、低噪声的参考电压。
[0018]【附图说明】:
[0019]附图1是本实用新型的信号流程示意图。
[0020]附图2是本实用新型的模拟数字信号转换器的电路图。
[0021]附图3是本实用新型的电压基准源的电路图。
[0022]附图4是本实用新型的软件信号流程图。
[0023]附图5是本实用新型的主处理器FPGA的电路图。
[0024]附图6是附图5中I号管脚到60号管脚局部放大示意图。
[0025]附图7是附图5中61号管脚到120号管脚局部放大示意图。
[0026]附图8是附图5中121号管脚到180号管脚局部放大示意图。
[0027]附图9是附图5中181号管脚到240号管脚局部放大示意图。
[0028]【具体实施方式】:
[0029]实施例1
[0030]如图1所示，一种基于FPGA的多通道并行模拟数据采集电路，其组成包括:8通道模拟数字信号转换器、电压基准源、主处理器FPGA、数据总线，所述的主处理器FPGA型号为EP3C25Q240C8所述的主处理器FPGA内部包括通过编程语言建立全局时序控制程序块，所述的全局时序控制程序单向传递信号给A/D驱动程序块，所述的全局时序控制程序单向传递信号给模数转换触发，所述的全局时序控制程序单向传递信号给数据控制程序，所述的全局时序控制程序单向传递信号给FIFO存储器与总线接口协议程序块，所述的模数转换触发程序单向传输信号至所述的A/D驱动程序块，所述的数据控制程序单向传输信号至所述的FIFO存储器，所述的FIFO存储器与所述的总线接口协议程序块双向传输信号，所述的总线接口协议程序块与所述的数据总线双向传输信号，所述的数据总线与上位机双向传输信号。
[0031]实施例2
[0032]如图1所示，实施例1所述的一种基于FPGA的多通道并行模拟数据采集电路，所述的主处理器FPGA将控制信号单向传输至模拟数字信号转换器1、模拟数字信号转换器Π、模拟数字信号转换器m与模拟数字信号转换器IV，所述的模拟数字信号转换器I与所述的模拟数字信号转换器Π接收来自电压基准源I的信号，所述的模拟数字信号转换器m与所述的模拟数字信号转换器IV接收来自电压基准源Π的信号，所述的模拟数字信号转换器1、所述的模拟数字信号转换器Π、所述的模拟数字信号转换器m与所述的模拟数字信号转换器IV均接收前端模拟信号束的信号，所述的模拟数字信号转换器1、所述的模拟数字信号转换器π、所述的模拟数字信号转换器m与所述的模拟数字信号转换器IV均单向传递数字信号至主处理器FPGA，所述的模拟数字信号转换器型号为AD7606，所述的模拟数字信号转换器
1、所述的模拟数字信号转换器Π、所述的模拟数字信号转换器m与所述的模拟数字信号转换器IV的内部均包含内置模拟输入钳位保护、二阶抗混叠滤波器和跟踪保持放大器。
[0033]实施例3
[0034]如图2所示，实施例2所述的一种基于FPGA的多通道并行模拟数据采集电路，所述的模拟数字信号转换器1、所述的模拟数字信号转换器Π、所述的模拟数字信号转换器m与所述的模拟数字信号转换器IV的元件与连接方式完全相同，所述的模拟数字信号转换器I的管脚1、所述的模拟数字信号转换器I的管脚37、所述的模拟数字信号转换器I的管脚38与所述