半导体装置、MEMS结构和制作MEMS装置的电极的方法与流程

本发明一般涉及MEMS装置和制作MEMS装置的方法。

背景技术：
MEMS（微机电系统）话筒包括布置在硅芯片中的压敏隔膜。MEMS话筒有时与前置放大器一起集成在单个芯片上。MEMS话筒还可包括使其成为数字MEMS话筒的模数转换器（ADC）电路。

技术实现要素：
根据本发明的实施例，半导体装置包括衬底、可动电极和反电极，其中，可动电极和反电极机械连接至衬底。可动电极被配置为使可动薄膜的内区为刚性。根据本发明的实施例，MEMS结构包括衬底、可动电极和第一多孔反电极，其中，可动电极和第一多孔反电极机械连接至衬底。可动电极包括位于内区中的径向波纹线（corrugationline）和位于外区中的周向波纹线。第一多孔反电极包括第一背脊。根据本发明的实施例，制作MEMS装置的电极的方法包括：在掩模层中形成径向开口，该掩模层布置在第一牺牲层上方，径向开口暴露第一牺牲层的表面部分，径向开口远离第一牺牲层的中心点；在暴露的表面部分形成绝缘区；以及在第一牺牲层上方形成第二牺牲层。该方法进一步包括：在第二牺牲层上方形成导电层、移除第一牺牲层的第一部分而形成第一间隔件、以及移除第二牺牲层的第二部分而形成第二间隔件。根据本发明的实施例，制作MEMS装置的电极的方法包括：在第一牺牲层中形成沟槽，每个沟槽具有基本相同的深度；形成衬在第一牺牲层的顶面、沟槽的侧壁和底面的第二牺牲层；以及在第二牺牲层的顶面上方形成导电材料层并填充沟槽。该方法进一步包括：移除第一牺牲层的第一部分而形成第一间隔件；以及移除第二牺牲层的第二部分而形成第二间隔件，由此暴露导电材料层。附图说明为更完整地理解本发明及其优点，现在参考结合附图进行的以下描述，附图中：图1示出传统MEMS装置的剖面图；图2示出MEMS装置的实施例的剖面图；图3a示出薄膜的实施例的顶视图；图3b示出薄膜的剖面图；图3c示出具有第一和第二电极的薄膜的实施例的顶视图；图4a示出背板的实施例的顶视图；图4b示出背板的剖面图；图4c示出具有第一和第二电极的背板的实施例的顶视图；图5a-5g示出在薄膜中制造平滑凹槽线的方法的实施例；图6a-6g示出在薄膜中制造尖锐凹槽线的方法的实施例；图7a-7g示出在薄膜中制造尖锐凹槽线的方法的实施例；图8a-8e示出在背板中制作背脊线的方法的实施例；图9示出MEMS结构的实施例的透视图；图10a-10f示出具有带背脊的背板的MEMS结构的实施例的剖面图；以及图11a-11b示出薄膜的另一实施例的顶视图和剖面图。具体实施方式在下面详细讨论本优选实施例的制作和使用。然而，应认识到，本发明提供可以在广泛的各种具体背景下实施的多种可应用的发明概念。讨论的具体实施例仅是制作和使用本发明的具体方式的说明，而不限制本发明的保护范围。参考实施例在具体背景（即，传感器或话筒）下描述本发明。然而，本发明也可以应用于其他MEMS结构，诸如RFMEMS、加速计和致动器。图1示出传统的MEMS装置。薄膜130和背板150之间的距离并因此机械灵敏度由机械约束给出，并且在MEMS结构的制造工艺结束之后不能改变。薄膜130和背板150沿支撑结构（薄膜130和背板150沿间隔件的重叠）形成静态电容。为减小静态电容，薄膜130和背板150可以仅部分重叠。由于薄膜130在剖面上均匀地弯曲，因此薄膜130的不同部段对于待测量的总电容改变提供了不同的电容改变影响（图1中的电容的不同大小）。传统话筒的问题是带有最大电容改变影响（最大灵敏度影响量）的部段相对较小，而带有最小电容改变影响（最小灵敏度影响量）的部段相对较大。因此，在本领域中需要这样的MEMS结构，其中带有最大电容改变影响的部段很大，而带有最小电容改变影响的部段很小。本发明的实施例提供包括刚性内区和柔性外区的可动电极。本发明的实施例提供带有至少一条波纹线的可动电极，该至少一条波纹线被配置为在可动电极的内区中提供刚性。本发明的进一步实施例提供带有至少一条波纹线的可动电极，该至少一条波纹线被配置为在可动电极的外区中提供柔性。在一个实施例中，可动电极包括位于内区中的径向波纹线和位于外区中的周向波纹线。本发明的实施例提供在偏斜（deflect）时基本平行于反电极的可动电极的内区。进一步实施例在MEMS装置中提供薄膜的活塞型运动。优点是内区中的波纹线使可动电极为刚性而抵抗弯曲，而外区中的波纹线使可动电极为柔性。这样的布置的另一优点是刚性的内区相对于柔性的外区较大。刚性的内区提供大的电容改变分量。另一优点是可动电极的径向波纹线和周向波纹线可以在单个工艺中形成。再一优点是MEMS装置的电容改变/灵敏度可以增加。图2示出MEMS结构或装置200的剖面图。MEMS装置200包括隔膜、薄膜或可动电极230，背板或反电极250，以及介于薄膜230和背板250之间的气隙260。薄膜或可动电极230被配置为相对于背板或固定的反电极250移动或偏斜。这种偏斜导致薄膜230和背板260之间的可以测量的电容改变。薄膜230和背板260沿它们的周边机械连接至衬底210。薄膜230经由第一间隔件220连接到衬底。可替换地，在没有第一间隔件220的情况下，薄膜230可以布置在衬底210的主平面上。第二间隔件240在薄膜230和背板260之间沿它们的周边布置。薄膜230和背板260可以是圆形的或方形的。可替换地，薄膜230和背板260可以包括任何几何上合适的形式。可以在MEMS结构200和板衬底之间布置后部体积，其中，板衬底可以包括印刷电路板（PCB）。衬底210可以包括块状单晶硅衬底（或在其上生长或以其他形式在其中形成的层）、在{100}硅晶圆上的一层{110}硅、一层绝缘体上硅（SOI）晶圆或一层绝缘体上锗（GeOI）晶圆。在各种实施例中，衬底210可以包括覆盖式外延层（blanketepitaxiallayers）。衬底210可以是硅晶圆、锗晶圆或化合物半导体衬底（包括锑化铟、砷化铟、磷化铟、氮化镓、砷化镓、锑化镓、碲化铅、硅锗、碳化硅或它们的组合、或者甚至玻璃）。半导体衬底210可以包括有源部件，诸如晶体管、二极管、电容器、放大器、滤波器或其他电气装置，或者集成电路（IC）。MEMS结构200可以是独立装置或可以与IC一起集成到单个芯片中。第一间隔件220和第二间隔件240可以包括介电或绝缘材料（诸如二氧化硅、氮化硅）、高k电介质（诸如氮氧化硅）或其组合。薄膜230和背板260可以包含导电材料，诸如多晶硅、掺杂多晶硅、金属或其组合，或者与介电层（诸如氮化硅、氮氧化硅、氧化物）或聚合物层的组合。背板250可以穿透，从而减小阻尼效应。本发明的实施例提供在外区232中更柔性且在内区234中更刚性的薄膜230。薄膜230可以包括位于内区234中的波纹线和/或位于外区232中的波纹线。例如，薄膜230在内区234中包括径向波纹线，并且在外区232中包括周向波纹线。内部波纹线使得薄膜230在内区234中更刚性，而外部波纹线使得薄膜230在外区232中柔刚性。现在参考图3a，其示出圆形薄膜230的实施例的顶视图。波纹线可以在与薄膜230的主平面不同的水平面中具有顶部或底部。波纹线236、238可以是凹槽线、凹痕线、通道或凹进线。波纹线236可以是单条波纹线。薄膜230可以包括单条内部波纹线236或多条内部波纹线236。内部波纹线236可以是径向波纹线。在一个例子中，多条内部波纹线236可以包括星状构造。可替换地，多条内部波纹线236可以具有任何构造。薄膜230可以进一步包括位于外区232中的外部波纹线或多条外部波纹线238。外区232中的外部波纹线238对于内区234可以是周向的。例如，外部波纹线可以是多边形的、矩形的或圆形的。外部波纹线238可以包括与内部波纹线236相同的材料和相同的宽度，但包括不同的长度。内区234可以包括从薄膜230的中心到薄膜230的边缘的约80%的径向距离的区域，并且外区232可以包括从薄膜230的中心到薄膜230的边缘的约20%的径向距离的区域。图3b示出沿线A-A的薄膜的剖面图。波纹线236、238用于不同的目的。内部波纹线236被配置为使得薄膜230刚性，而外部波纹线238被配置为使得薄膜230柔性。在一个实施例中，内部波纹线236布置在与外部波纹线238不同的方向上。例如，内部波纹线236包括与外部波纹线238基本正交的方向。图3c示出薄膜230的另一实施例的顶视图。薄膜230可以包括多个电极。例如，薄膜230包括经绝缘区237相互电绝缘的第一电极231和第二电极233。薄膜230的内区234可以包括第二电极233，并且薄膜230的外区232可以包括第一电极231。包括第二电极233的内区234可以因波纹线236而刚性。图4a示出圆形背板250的实施例的顶视图。可替换地，背板250可以包括矩形背板或具有任何其他合适的几何形式的背板。背板250可以包括单条波纹线或多条波纹线256。波纹线256可以在与背板250的主平面不同的水平面中具有顶部或底部。波纹线256可以是凹槽、凹痕线、通道或凹进线。波纹线256可以是单条波纹线。可替换地，波纹线256可以是背脊或鳍片。背板250可以包括单条径向波纹线或多条径向波纹线256。波纹线256可以包括径向构造或平行构造。例如，多条径向波纹线可以包括星状构造。波纹线256可以相互连接。例如，两条邻近的波纹线256可以经由交叉波纹线256而连接。在一个实施例中，波纹线256形成蜂窝构造。图4b示出沿线B-B的背板的剖面图。背板250布置成使得波纹线256背向衬底210。可替换地，背板250布置成使得波纹线256面向衬底210。根据实施例，薄膜230（未示出）可以布置在衬底210和背板250之间，或者背板250可以布置在薄膜和衬底210之间。图4c示出背板250的实施例的顶视图。背板250可以包括多个电极。例如，背板250包括由绝缘区257相互电绝缘的第一电极251和第二电极253。第一电极251可以包括波纹线和/或第二电极253可以包括波纹线。薄膜230的多个电极和背板250的多个电极可以面对面地（vis-à-vis）相互对齐。例如，薄膜230的第一电极231和背板250的第一电极251基本对齐，并且薄膜230的第二电极232和背板250的第二电极252基本对齐。图5a-5g示出在薄膜或可动电极中制作平滑波纹线的实施例。通过在第一牺牲层500中形成绝缘区520来形成平滑波纹线。绝缘区520可以具有任何图案。例如，绝缘区520可以在内区中远离薄膜的中心点径向延伸。此外，绝缘区520在薄膜的外区中可以是周向的。图5a示出在第一牺牲层500上方形成的掩模层510。第一牺牲层500可以是关于图2所描述的衬底，或者绝缘材料（诸如氧化物或氮化物）。在各种实施例中，掩模层510包括绝缘层。掩模层510可以是氮化物（诸如氮化硅）、氧化物（诸如氧化硅）或其组合。掩模层510可以通过热氧化或氮化来形成，或通过使用气相沉积工艺（诸如化学气相沉积或等离子气相沉积）来形成。掩模层510可以具有与第一牺牲层500不同的蚀刻性质。在可替换实施例中，掩模层510包括衬垫氧化层、在衬垫氧化层上方的多晶硅层或非晶硅层、以及在多晶硅层上方的氮化硅层。将掩模层510图案化，以便形成局部绝缘区的区域，如在下面进一步描述的，这些区域形成用于薄膜的波纹线的图案（530）。例如通过在掩模层510上方沉积一层光敏材料（未示出）（诸如光抗蚀剂）来将掩模层510图案化。局部绝缘区可以是氧化物区或氮化物区。如接下来在图5b中所示出的，执行局部绝缘，从而形成绝缘区520。如在下面进一步描述的，绝缘区520限定用于薄膜中的波纹线的结构。例如，利用热氧化工艺使第一牺牲层500的暴露的顶面部分氧化，从而形成氧化区520。掩模层510阻止下面的牺牲层500的氧化。因此，氧化局部地进行。在一个或多个实施例中，掩模层510保护牺牲层500的其他区域（例如其他装置区）不受氧化，同时在牺牲层500的暴露部分中形成厚的局部氧化物。在可替换实施例中，可以在形成掩模层510之前在牺牲层500上方沉积平滑层。平滑层可以形成为牺牲层500上方的覆盖层，或可替换地，仅形成在正在制造的MEMS装置的区域中。在一个实施例中，平滑层可以是多晶硅层，并且由于氧化工艺期间改善的应力松弛，因此可以导致更平滑的拐角。类似地，在可替换实施例中，在暴露于氧化工艺之前可以利用各向异性或各向同性蚀刻来蚀刻牺牲层500。这可以允许形成在掩模层510下面的氧化区520的横向轮廓的裁制。然后移除掩模层510，如图5c中所示。因为氧化工艺的性质，所以氧化区520的一部分突出于牺牲层500的顶面之上。进一步地，因为氧化工艺，所以氧化区520具有平滑的分界面（硅/氧化物边界）。不同于沉积工艺，氧化是涉及高温和相对较慢的氧化速率的扩散-反应工艺，这在牺牲层500和氧化区520之间导致没有尖锐边缘的分界面。在一些实施例中，可以执行进一步的平滑化，例如通过利用另外的退火（诸如在氢气环境中）来执行。氢气退火可以使氧化区520特别是在拐角周围进一步平滑化，并且导致如图5c中所示的平滑轮廓。可选地，在一个实施例中，可以移除绝缘区520中的绝缘材料。绝缘区520中的绝缘材料可以与掩模层510一起移除，或者可以在单独的蚀刻工艺530中移除。接下来参考图5d，在第一牺牲层500上方沉积第二牺牲层540。在一个实施例中，第二牺牲层540是氧化物（诸如氧化硅）或者氮化物（诸如氮化硅）。可替换地，第二牺牲层540是TEOS或氮氧化硅。在各种实施例中，可以利用气相沉积工艺（诸如化学气相沉积或等离子气相沉积）来沉积第二牺牲层540。接下来，如图5e中所示，可以在第二牺牲层540上方沉积导电层。导电层可以是多晶硅、掺杂多晶硅或金属。在下个步骤中，部分地移除第一牺牲层500，从而形成第一间隔件505和开口560。在部分地移除第一牺牲层500之前，可以在导电层550上形成保护层。保护层可以包含氮化硅或氧化硅。第一牺牲层500的部分移除可以用背面蚀刻工艺来执行。蚀刻第一牺牲层500，直到暴露第二牺牲层540和绝缘区520。在实施例中，可以利用Bosch工艺蚀刻第一牺牲层500，或者通过沉积硬质掩模层并利用垂直反应离子蚀刻来蚀刻第一牺牲层500。在一个实施例中，仅使用抗蚀剂掩模。如果抗蚀剂预算不足，那么可以使用硬质掩模和垂直反应离子蚀刻来实现平滑的侧壁。然而，这种综合方案需要移除剩余的硬质掩模残留物。因此，在一些实施例中，在没有另外的硬质掩模的情况下，可以使用Bosch工艺。在Bosch工艺中，各向同性等离子蚀刻步骤和钝化层沉积步骤交替。蚀刻/沉积步骤在Bosch工艺期间重复多次。等离子蚀刻被配置为垂直地蚀刻，例如在等离子中使用六氟化硫[SF6]。利用例如八氟环丁烷作为源气体来沉积钝化层。每个单独步骤可以启动几秒或更少的时间。钝化层保护牺牲层500并防止进一步的蚀刻。然而，在等离子蚀刻阶段期间，轰击衬底的方向性离子在沟槽的底部（但不沿着侧面）移除钝化层并且蚀刻继续。Bosch工艺在第二牺牲层540和可选的绝缘区520暴露时停止。Bosch工艺可以产生圆齿状（scalloped）侧壁。最终，在图5g中，部分地移除第二牺牲层540（570），从而形成第二间隔件545。在图5g中，可以利用例如湿蚀刻化学工艺将第二牺牲层540与可选的保护层一起移除。在导电层550暴露之后停止湿蚀刻。该工艺的优点是可以同时在薄膜的外区和内区中制造波纹线。第一牺牲层500可以利用掩模层510被图案化，使得薄膜的内区包括径向波纹线，并且薄膜的外区包括周向波纹线。该工艺还可以用来形成背板或反电极。在该实施例中，径向波纹线可以形成在整个背板上，并且可以不形成周向波纹线。图6a-6g示出在薄膜或可动电极中制作尖锐波纹线的实施例。尖锐波纹线通过在第一牺牲层600中蚀刻凹部620来形成。凹部620可以具有任何图案。例如，凹部可以径向远离薄膜的中心点延伸，从而形成在内区中。进一步地，凹部在薄膜的外区中可以是周向的。图6a示出形成在第一牺牲层600上方的掩模层610。该工艺中涉及的材料可以类似于在图5a-5e中示出的实施例中使用的材料。掩模层610可以具有不同于第一牺牲层600的蚀刻性质。如接下来图6b中所示，在第一牺牲层610中蚀刻凹部或沟槽620。凹部620可以被构造为限定薄膜的波纹线。可替换地，凹部620之外的区域可以被构造为形成波纹线。通过应用各向异性蚀刻（诸如用SF6气体的RIE）和连续聚合来蚀刻凹部。然后移除掩模层610（630），如图6c中所示，并且在第一牺牲层600上方沉积第二牺牲层640，如图6d中所示。第二牺牲层640覆盖第一牺牲层600的顶面、凹部620的侧壁以及凹部620的底面。接下来，如图6e中所示，可以沉积导电层650。导电层650覆盖第二牺牲层640的顶面并完全填充凹部620。在下个步骤中，部分地移除第一牺牲层600，从而形成第一间隔件605和开口660。如关于图5f所讨论的，利用Bosch工艺部分地移除第一牺牲层600。最终，部分地移除第二牺牲层640，从而形成第二间隔件645。第二牺牲层640的部分移除暴露导电层或薄膜以及其中的波纹线655。该工艺的优点是可以同时在薄膜的外区和内区中制造波纹线。第一牺牲材料600可以利用掩模层610被图案化，从而薄膜的内区包括径向波纹线，并且薄膜的外区包括周向波纹线。该工艺还可以用来形成背板或反电极。在该实施例中，径向波纹线可以形成在整个背板上，并且可以不形成周向波纹线。图7a-7g示出在薄膜或可动电极740中制作尖锐波纹线的另一实施例。尖锐波纹线通过在第一牺牲层700中形成台面或鳍片720来形成。图7a示出形成在衬底700上方的第一牺牲层710。第一牺牲层710可以是氧化物或氮化物，诸如氧化硅或氮化硅，第一牺牲层710是TEOS。掩蔽第一牺牲层710（715）。在掩蔽工艺中涉及的材料可以类似于在图5a-5e中示出的实施例中使用的材料。掩模层715的掩模材料可以包括不同于第一牺牲层710的蚀刻选择性。掩模715用来形成台面或鳍片720。台面720可以具有任何图案。例如，台面720可以在内区中径向远离薄膜的中心点延伸。此外，台面720在薄膜的外区中可以是周向的。如接下来在图7c中所示，在第一牺牲层710中蚀刻台面720，几乎完全移除第一牺牲层710。台面720可以被构造为限定薄膜740的波纹线。通过应用各向异性蚀刻（诸如用SF6气体的RIE）和连续聚合来形成台面720。当衬底700暴露时，蚀刻停止。可选地，然后在台面720的顶面上方移除掩模层715，并且在衬底700和台面720上方沉积第二牺牲层730，如图7d中所示。第二牺牲层730可以包含与台面720相同的材料。第二牺牲层730覆盖台面720的顶面和侧壁。接下来，如图7e中所示，可以沉积导电层740。导电层740覆盖第二牺牲层730的顶面和台面720。在下个步骤中，部分地移除衬底700，从而形成第一间隔件705和开口750。如关于图5f所讨论的，利用Bosch工艺部分地移除衬底700。最终，第二牺牲层730被部分地移除，并且台面720被完全移除，从而形成第二间隔件745。第二牺牲层730和台面720的部分移除暴露出其中具有波纹线的导电层740。该工艺的优点是可以同时在薄膜的外区和内区中制造波纹线。可以利用掩模层710图案化衬底700，从而薄膜的内区包括径向波纹线，并且薄膜的外区包括周向波纹线。该工艺还可以用来形成背板或反电极。在该实施例中，径向波纹线可以形成在整个背板上，并且可以不形成周向波纹线。图8a-8e示出制作背板的方法。图8a示出形成在第一牺牲层800上方的掩模层810。图8a-8e中的材料可以包括与关于图5a-5g所描述的材料类似的材料。对掩模层810图案化，并且在第一牺牲层800形成沟槽或凹部820。利用各向异性蚀刻工艺形成凹部820。沟槽820可以包括平行线，或其中邻近沟槽与至少一条连接沟槽相互连接的平行线。连接沟槽可以相互等距离设置，并可以沿单条沟槽820交错。在一个实施例中，沟槽820可以布置在十字形构造中、多边形构造（诸如六边形构造或蜂窝构造）中。在再一实施例中，沟槽820可以径向远离中心点布置。径向沟槽820可以或可以不经由连接沟槽来连接。沟槽820可以布置在星状构造中。在移除掩模层810之后，用第二牺牲层830部分地填充沟槽820，如图8c中所示。第二牺牲层830可以共形地覆盖第一牺牲层800和沟槽820。第二牺牲层830可以是绝缘材料、导电材料、或相对于第一牺牲层和沉积在第二牺牲层830上的导电层840具有蚀刻选择性的材料。在下个步骤中，如图8d中所示，在第二牺牲层830上方沉积导电材料。部分填充的沟槽820被完全填充以导电材料层840。导电材料层840可以是金属、多晶硅、掺杂多晶硅或其组合。导电材料层840形成在沟槽中和衬底800的顶面上方。最终，部分地移除第一牺牲层800和第二牺牲层830，从而暴露由沟槽图案820形成的鳍线、波纹线或背脊线845。第一牺牲层800和第二牺牲层830通过适当的蚀刻工艺移除，从而形成空腔850，如图8e中所示。第一牺牲层800和第二牺牲层830可以利用单个蚀刻工艺或利用两个不同的蚀刻工艺移除。第一牺牲层800和第二牺牲层830被移除，使得第一牺牲层800的一部分形成第一间隔件805，并且第二牺牲层的一部分形成第二间隔件835。得到的结构可以包括具有鳍线、波纹线或背脊线845的背板或反电极。该背板可以包括平行线或与连接线连接在一起的平行线。用于单条线845的连接线可以交错并且可以等距离设置。在一个实施例中，背板的线845可以包括十字形构造、多边形构造（诸如六边形构造或蜂窝构造）。在再一实施例中，背板的线845具有远离背板的中心点的星状构造。结果，这些线可以包括使背板稳定的任何几何构造。图9示出MEMS装置900的实施例的透视图。图9仅示出了MEMS装置900的1/4。在这种特定构造中，薄膜930布置在背板950上方。薄膜930通过第一绝缘间隔件920与衬底910隔开，并且背板950通过第二绝缘间隔件940与薄膜930隔开。在该实施例中，薄膜930的内区中的波纹线936提高薄膜930的刚性，并且薄膜930的外区中的波纹线938提高薄膜930的柔性。波纹线936、938可以面向背板950或者可以背向背板950。波纹线936、938可以根据图5-7中示出的实施例而形成。背板950中的鳍片或背脊956的蜂窝构造提高背板950的刚性。如图9中所示，背板950被穿孔并包括背脊956。该蜂窝结构布置在穿孔953周围，从而每个蜂窝围绕一个穿孔953。可替换地，蜂窝结构可以具有不同的构造，例如围绕两个或多于两个的穿孔。背脊956可以根据图8的实施例形成。MEMS装置900可以包括与关于图2所描述的相同的材料。图10a-10d示出MEMS装置1000的不同实施例。图10a示出与图9中示出的实施例相似的实施例的剖面图。在该实施例中，薄膜1030布置在背板1050上方。薄膜1030通过第二间隔件1040与背板1050隔开，并且背板1050通过第一间隔件1020与衬底1010隔开。背板1050包括背脊线1055，诸如鳍线或波纹线，并且薄膜1030包括背向背板1050的波纹线1035。可替换地，薄膜1030的波纹线1035面向背板1050。薄膜1030在内区和外区中包括波纹线1035。可替换地，薄膜1030仅在内区中包括波纹线1035，而在外区中不包括波纹线。背板1050可以包括关于图2所描述的任何背脊图案。图10b示出实施例的剖面图，其中薄膜1030布置在背板1050上方，并且薄膜1030不包括任何波纹线1035。在实施例中，背板1050可以包括多个第一背板电极。例如，第一背板1050包括对应于薄膜的内区的第一背板电极和对应于薄膜的外区的第二背板电极，如关于图4c所讨论的。第一和第二背板电极可以相互绝缘。在一个例子中，背脊线在整个第一背板1050上方延伸。在一个实施例中，第二背板是单个背板电极。可替换地，第二背板电极包括多个第二背板电极。第二背板电极可以包括与第一背板电极类似的背脊线构造或不同的波纹线构造。图10c示出具有两个背板1050、1070的实施例的剖面图。薄膜1030布置在第一背板1050和第二背板1070之间。第二背板1070通过第三间隔件1060与薄膜1030隔开。两个背板1050、1070中的每个都包括背脊线或波纹线1055、1075。对于第一和第二背板1050、1070，背脊线或波纹线构造1055、1075可以是相同的。可替换地，对于第一和第二背板1050、1070的背脊线或波纹线构造1055、1075可以是不同的。例如，第一背板1050的背脊线构造1055可以是蜂窝构造，而第二背板1070的背脊线或波纹线构造1075可以是星状构造。两个背板1050、1070之间的薄膜1030没有波纹线。图10d示出薄膜1030包括波纹线1035的替换实施例。薄膜1030可以在内区中包括波纹线1035但在外区中不包括波纹线，或者可以在内区和外区中都包括波纹线。例如，薄膜1030可以在内区中包括径向波纹线1035，并在外区中包括周向波纹线1035。在实施例中，第一背板1050可以包括多个第一背板电极。例如，第一背板1050包括与薄膜1030的内区对齐的第一背板电极以及与薄膜1030的外区对齐的第二背板电极。第一和第二背板电极可以相互绝缘。第一背板1050的背脊线或波纹线可以在整个背板1050上延伸。在一个实施例中，第二背板1070是单个背板电极。可替换地，第二背板电极1070可以包括多个第二背板电极。第二背板电极1070可以包括与第一背板1050类似的背脊线或波纹线构造，或者不同的背脊线或波纹线构造。图10e示出布置在薄膜1050上方的背板1050的剖面图。背板1050通过第二间隔件1040与薄膜1030隔开，并且薄膜1030通过第一间隔件1020与衬底1010隔开。背板1050包括背脊线，并且薄膜1030包括背向背板1050的波纹线。可替换地，薄膜1030的波纹线面向背板1050。薄膜1030在内区和外区中都包括波纹线。可替换地，薄膜1030仅在内区中包括波纹线但在外区中不包括波纹线。背板1050可以包括先前在此描述的任何背脊线构造。例如，背板1050可以包括星状构造。图10f示出实施例的剖面图，其中背板1050布置在薄膜1030上方，并且薄膜1030不包括任何波纹线。图10e和10f中的MEMS装置的实施例可以包括多个薄膜电极和/或多个背板电极。图11a和11b示出薄膜1130的另一实施例。薄膜1130在内区中包括径向波纹线1135，如图11a中可见。在该实施例中，薄膜1130可以包括位于薄膜1130的外区中的横向弹簧支架1139。弹簧支架1139可以是位于薄膜1130的外缘中的狭槽或孔隙。孔隙或狭槽1139可以包括曲折设计或弯曲设计，诸如圆形线的四分之一。可替换地，孔隙或狭槽1139可以包括任何设计。在一个实施例中，孔隙或狭槽1139有助于MEMS装置的传输特性的低频截止，并因此应是很小的。例如，狭槽1139的累积面积应小于薄膜1130面积的5%，或者应小于薄膜面积的2%。图11b示出沿线C-C的薄膜1130的剖面图，示出了波纹线1135和弹簧支架1139。尽管已详细描述了本发明及其优点，但应理解，在不背离由所附权利要求限定的本发明的精神和保护范围的情况下，可以在此作出各种改变、代替和更改。此外，本申请的保护范围不旨在限于本说明书中描述的工艺、机器、制造、物质成分、工具、方法和步骤的具体实施例。本领域技术人员从本发明的披露容易认识到，可以根据本发明利用目前存在的或以后发展的，执行与在此描述的对应实施例基本相同的功能或实现与在此描述的实施例基本相同的结果的工艺、机器、制造、物质成分、工具、方法和步骤。因此，所附权利要求旨在将这样的工艺、机器、制造、物质成分、工具、方法和步骤包括在其保护范围内。