固体摄影装置、固体摄影装置的制造方法以及电子机器与流程

本发明涉及检测光并使用使电荷产生的光电转换器件的固体摄影装置、固体摄影装置的制造方法以及电子机器。

背景技术：

作为检测光并使用使电荷产生的光电转换器件的固体摄影装置(图像传感器)，实际使用提供CCD(电荷耦合器件)图像传感器或CMOS(互补式金属氧化半导体)图像传感器。

CCD图像传感器及CMOS图像传感器，广泛应用为数字摄影机、影像摄影机、监视摄影机、医疗用内视镜、个人计算机(PC)、移动电话等的行动终端装置(可移动机器)等的各种电子机器的一部分。

CCD图像传感器与CMOS图像传感器，将光电二极管用作光电转换器件，但光电转换的信号电荷的转送方式不同。

CCD图像传感器中，垂直转送部(垂直CCD、VCCD)与水平转送部(水平CCD、HCCD)转送信号电荷至输出部之后转换为电信号并放大。

相对于此，CMOS图像传感器中，放大按照包含光电二极管的每一像素转换得到的电荷并输出作为读出信号。

以下，说明关于CCD图像传感器及CMOS图像传感器的基本构成。

图1是表示行间转送(IT)型CCD图像传感器的基本构成的图。

IT(行间转送)型CCD图像传感器1，基本上包括感光部2、水平转送部(水平CCD)3、及输出部4而构成。

感光部2，具有多个像素部21，配置为行列状，将入射光转换为与其光量相应的电荷量的信号电荷；以及垂直转送部(垂直CCD)22，作为以列单位垂直转送多个像素部21的各信号电荷的被遮光的电荷转送部。

水平CCD3，在水平扫描期间从多个垂直CCD22依序水平转送移位的1行的信号电荷。

输出部4，包含将转送的信号电荷转换为信号电压的、作为电荷检测用浮动扩散层的Floating Diffusion(FD：浮动扩散)，输出以FD得到的信号至未图示的信号处理系统。

此IT型的CCD图像传感器1中，垂直CCD作用为模拟存储器，重复线性位移与CCD3的水平转送，从输出部4依序输出全像素的信号(帧信号)。

此IT型CCD图像传感器1，能够进行循序读出(循序扫描)，但因为以水平CCD3转送信号电荷，成为难以高速转送的构造。

图2是表示帧行间转送(FIT)型CCD图像传感器的基本构成图。

FIT(帧行间转送)型CCD图像传感器1A，在IT型CCD图像传感器1的感光部2的垂直CCD22的输出段与水平CCD3之间，具有配置遮光的电荷蓄积部(储存部)5的构成。

FIT型CCD图像传感器1A中，从接收来自像素部21的信号电荷(束)的感光部2的垂直CCD22，以高速帧转送同时转送全信号电荷至完全遮光的蓄积部5。

而且，FIT型CCD图像传感器1A，因为由垂直CCD22同时转送感光部2中从像素部21读出的信号电荷至蓄积部5，相较于图1的IT型CCD图像传感器1，可以高速转送。

但是，FIT型CCD图像传感器1A，因为形成蓄积部5，芯片面积变成IT型CCD图像传感器的约2倍左右大。

另外，上述CCD图像传感器，具有能够进行全像素同时开始光电荷蓄积的全局快门读出的特征。

图3是表示CMOS图像传感器的基本构成图。

CMOS图像传感器1B，基本上包括作为感光部的像素阵列部6、行列译码器(Row Decoder或行扫描电路)7、列译码器(Column Decoder或是水平扫描电路)8、输出部(输出放大器)9及列切换CSW而构成。

另外，图3中，分别表示LSL为行扫描线、LSG为信号读出线、LTR为转送线。

CMOS图像传感器1B中，像素阵列部是以包含光电二极管的多个像素行列状配置而构成。

CMOS图像传感器1B中，像素阵列部6的各像素PXL是由行列译码器7供给的列控制信号(脉冲信号)按行进行控制。

从像素PXL输出至输出信号线LSG的信号，根据列译码器8的列扫描，经由列切换CSW传达至转送线LTR，从输出部9输出至外部。

此CMOS图像传感器1B中，是虽然可以高速转送信号，但不能进行全局快门读出的构造。

而且，CMOS图像传感器基本上为不能进行全局快门读出的构造，但提出了采用叠层构造，能够进行全局快门读出的CMOS图像传感器(例如，参照非专利文件1)。

图4，是表示采用叠层构造的CMOS图像传感器的构成例的图。

图4的CMOS图像传感器1C，采用以第1基板11与第2基板12夹住屏蔽层13的叠层构造。

第1基板11上形成光电二极管(光电转换器件)阵列部6-1及行扫描电路7的一部分7-1。

而且，第2基板12上，形成蓄积节点阵列6-2、行扫描电路7的其余部分7-2、列缓冲器CBUF、水平扫描电路(列译码器)8、输出部9等。

此CMOS图像传感器1C，特征在于改善作为一般的CMOS图像传感器的缺点、即不能进行全局快门读出的缺点。

[先行技术文件]

[非专利文件]

[非专利文件1]：ISSCC 2013/SESSION 27(第27节)/IMAGE SENSORS(图像传感器)/27.3“A Rolling-Shutter Distortion^-Free 3D Stacked Image Sensor with-160dB Parasitic Light Sensitivity In^-Pixel Storage Node”

技术实现要素：

[发明所要解决的课题]

以上，说明了CCD图像传感器及CMOS图像传感器的基本构成。

上述的CCD图像传感器，具有能够进行全像素同时开始光电荷蓄积的全局读出的特征。

不过，IT型CCD图像传感器1，虽然能够进行循序读出，但因为以水平CCD3转送信号电荷，具有难以高速转送的不利因素。

FIT型CCD图像传感器1A，相较于IT型CCD图像传感器1，虽然能够高速转送，但因为形成蓄积部5，芯片面积为IT型CCD图像传感器的约2倍左右大。

相对于此，图3的CMOS图像传感器1B，能够高速转送信号，但具有不能进行全局快门读出的不利因素。

图4的CMOS图像传感器1C，具有改善不能进行全局快门读出的缺点的特征，但有以下所示的不利因素。

CMOS图像传感器1C，如非专利文件1中所记载，因为是选择4像素读出的构成，没有能够实现严格意义上下的全局快门。

而且，CMOS图像传感器1C，严格来说不能实现全局快门，因为不能实现同时读出，难以完全消去移动体拍摄时的拍摄物模糊。

另外，CMOS图像传感器1C，由于结合像素寄生电容增大，引起检测增益下降。

起因于此，CMOS图像传感器1C中，需要权衡全局快门读出与读出增益，难以连结众多的像素来读出。换言之，作为CMOS图像传感器1C，在像素相加上存在限制。

CMOS图像传感器1C，为了形成叠层构造，像素阵列中必须形成凸块构造，可能引起布局上的限制、或暗电流、白缺陷等的像素特性恶化。

另外，CMOS图像传感器1C，具有kTC噪声(电容噪声)增加的缺点。

本发明在于提供一种能以小的芯片面积，能够高速读出，而且布局上的限制少且能够抑制白缺陷等的像素特性恶化的固体摄影装置、固体摄影装置的制造方法以及电子机器。

[用以解决课题的手段]

本发明的第1观点的固体摄影装置，包括：感光部，包含行列状配置的多个光电变换器件、以及以列或行单位转送上述多个光电转换器件的信号电荷的多个电荷转送部；转换输出部，对应列数或行数配置，并将上述电荷转送部转送的信号电荷转换为电信号再输出；周边电路部，对于上述转换输出部产生的上述电信号进行既定的处理；中继部，对上述转换输出部产生的上述电信号往上述周边电路部的转送进行中继；第1基板，在该第1基板上形成有上述感光部及上述转换输出部；以及第2基板，在该第2基板上形成有上述周边电路部，至少上述第1基板与上述第2基板叠层，上述中继部在上述感光部的感光区域外经由通过基板的连接部，将上述第1基板上形成的上述转换输出部与上述第2基板上形成的上述周边电路部电连接。

本发明的第2观点的固体摄影装置的制造方法，包括下列步骤：第1形成步骤，在第1基板上形成：感光部，包含行列状配置的多个光电转换器件以及以列或行单位转送上述多个光电转换器件的信号电荷的多个电荷转送部；以及转换输出部，根据列数或行数配置，转换上述电荷转送部转送的信号电荷为电信号再输出；第2形成步骤，在第2基板上，至少形成对于上述转换输出部产生的上述电信号进行既定的处理的周边电路部；以及连接步骤，至少在将上述第1基板与上述第2基板叠层的状态下，在上述感光部的感光区域外经由通过基板的连接部将上述第1基板上形成的上述转换输出部与上述第2基板上形成的上述周边电路部电连接。

本发明的第3观点的电子机器，具有：固体摄影装置；光学系统，在上述固体摄影装置的感光部成像；以及信号处理部，处理上述固体摄影装置的输出信号，上述固体摄影装置具有：感光部，包含行列状配置的多个光电转换器件、以及以列或行单位转送上述多个光电转换器件的信号电荷的多个电荷转送部；转换输出部，根据列数或行数配置，转换上述电荷转送部转送的信号电荷为电信号再输出；周边电路部，对于上述转换输出部产生的上述电信号进行既定的处理；中继部，对上述转换输出部产生的上述电信号往周边电路部的转送进行中继；第1基板，该第1基板上形成有上述感光部及上述转换输出部；以及第2基板，该第2基板上形成有上述周边电路部，至少上述第1基板与上述第2基板叠层，上述中继部在上述感光部的感光区域外经由通过基板的连接部将上述第1基板上形成的上述转换输出部与上述第2基板上形成的上述周边电路部电连接。

[发明效果]

根据本发明，能以小的芯片面积进行高速读出，而且布局上的限制少，能够抑制白缺陷等的像素特性恶化。

另外，根据本发明，暗电流特性佳的CCD处理中能够形成像素部，另外，作为全局快门的像素能够微细化。

另外，根据本发明，驱动界面可以简单化，又因为可以省略水平CCD，能够低消耗电力化。

另外，根据本发明，能够实现数字输出化和芯片上信号处理化这种的多功能化。

附图说明

图1是表示IT型CCD图像传感器的基本构成的图；

图2表示FIT型CCD图像传感器的基本构成的图；

图3是表示CMOS图像传感器的基本构成的图；

图4是表示采用叠层构造的CMOS图像传感器的构成例的图；

图5是表示本发明第一实施方式的固体摄影装置的构成例平面展开图；

图6是表示本实施方式的固体摄影装置的基板叠层构造的第1例示意图；

图7是表示本实施方式的固体摄影装置的基板叠层构造的第2例示意图；

图8是用以说明本第一实施方式的固体摄影装置中叠层的第1基板的感光部与第2基板的周边电路的实际配置关系的图；

图9是本实施方式的转换输出部的基本构成例的图；

图10是用以说明本实施方式叠层的第1基板与第2基板，以及中继部的概略第1构成例的简略剖面图；

图11是用以说明本实施方式叠层的第1基板与第2基板，以及中继部的概略第2构成例的简略剖面图；

图12是用以说明本实施方式叠层的第1基板与第2基板，以及中继部的概略第3构成例的简略剖面图；

图13是用以说明本实施方式叠层的第1基板与第2基板，以及中继部的具体第1构成例的简略剖面图；

图14是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的具体第2构成例的简略剖面图；

图15是用以说明关于本实施方式的第1基板上形成的像素部采用的纵型溢流口(overflow drain)的构成及原理图；

图16是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的概略第4构成例的简略剖面图；

图17是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的概略第5构成例的简略剖面图；

图18是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的概略第6构成例的简略剖面图；

图19是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的概略第7构成例的简略剖面图；

图20是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的概略第8构成例的简略剖面图；

图21是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的概略第9构成例的简略剖面图；

图22是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的概略第10构成例的简略剖面图；

图23是用以说明本发明第二实施方式的固体摄影装置的构成例图；

图24是表示第二实施方式的第1基板侧的中继选择部的第1构成例的图；

图25是表示第二实施方式的第1基板侧的中继选择部的第2构成例的图；

图26是表示第二实施方式的第1基板侧的中继选择部的第3构成例的图；

图27是用以说明本发明第三实施方式的固体摄影装置的构成例图；

图28是表示作为比较例的的背面照射型CMOS图像传感器的叠层构造例图；

图29是用以说明根据CMOS图像传感器的叠层构造的芯片缩小化示例图。

图30是表示非叠层构造的CMOS图像传感器芯片、叠层构造的CMOS图像传感器芯片以及本实施方式的CCD图像传感器芯片的简略剖面图；

图31是用以说明本发明第四实施方式的固体摄影装置的构成例的图；

图32是用以说明本发明第五实施方式的固体摄影装置的构成例的图；

图33是表示作为第五实施方式的叠层型CCD图像传感器的固体摄影装置的驱动信号的时序的一示例的图；

图34是用以说明本发明第六实施方式的固体摄影装置的构成例的图；

图35是用以说明本发明第七实施方式的固体摄影装置的构成例的图；

图36是表示本第七实施方式的固体摄影装置中，实现共享驱动脉冲与输出信号脉冲端子的构成例的图；

图37是用以说明本第七实施方式的共享电路的寄存器控制模式时的动作的图；

图38是用以说明本第七实施方式的共享电路在图像数据流模式时的动作图；

图39是用以说明本第七实施方式的共享电路在寄存器控制模式时及图像数据流模式时的动作的时序图；

图40是用以说明本发明第八实施方式的固体摄影装置的构成例的图；

图41是表示装载应用本实施方式的固体摄影装置的摄影系统的电子机器的构成的一示例的图。

具体实施方式

以下，关联附图来说明本发明的实施方式。

[第一实施方式]

图5是表示本发明第一实施方式的固体摄影装置的构成例平面展开图。

图6是表示本实施方式的固体摄影装置的基板叠层构造的第1例示意图。

图7是表示本实施方式的固体摄影装置的基板叠层构造的第2例的示意图。

图8是用以说明本第一实施方式的固体摄影装置中叠层的第1基板的感光部与第2基板的周边电路的实际配置关系的图。

本固体摄影装置100，例如可以应用与FIT(帧行间转送)型CCD图像传感器类似的图像传感器。

但是，本固体摄影装置100，不具有通常的FIT型CCD图像传感器中设置的电荷蓄积部(储存部)、水平转送部(HCCD)。

固体摄影装置100，具有叠层第1基板110、第2基板120及第3基板130的构造。

固体摄影装置100，例如，如图6及图7所示，在第3基板130上叠层第2基板120，在第2基板120上叠层第1基板110。

另外，叠层的基板，例如如图6所示地黏合，或是如图7所示以压接、微凸块(Microbump)接合。

而且，各基板间的电气连接是以作为连接部的贯通孔(Through Silicon Via：TSV)140、微凸块、压接等的接合部150实现。

图6的示例中，通过贯通叠层的第1基板110、第2基板120及第3基板130的贯通孔140，进行各基板间的电气连接，贯通孔140的第3基板130侧的露出部接合凸块BMP。

图7的示例中，第1基板110中形成贯通孔140-1，第2基板120中形成贯通孔140-2。第1基板110的贯通孔140-1与第2基板120的贯通孔140-2以压接或微凸块形成的接合部150接合。而且，接合垫160接合至第1基板110的贯通孔140-1的上面侧的露出部。

另外，本实施方式中，第1基板110中，形成摄影器件部200，包括蓄积转送拍摄得到的信号电荷以及将信号电荷转换为电信号并输出的功能。

第2基板120上，形成周边电路部300，对于摄影器件部200得到的电信号进行既定的处理。

图5及图8图，作为在第2基板120上形成(装载)的周边电路部300，例示将从第1基板110侧输出并以中继部230中继的模拟电信号(模拟数据)转换为数字信号(数字数据)的模拟数字转换器(ADC)310、以及存储转换后的数字数据的数字存储器320。

本实施方式中，作为摄影器件部200，第1基板110上形成具有拍摄功能的感光部210、以及将在感光部210往列方向转送的信号电荷转换为电信号(电压信号)的转换输出部220。

而且，本实施方式中，第1基板110与第2基板120之间，对转换输出部220产生的电信号往周边电路部300的转送进行中继的中继部230，基本上横跨两基板形成。

固体摄影装置100，包括信号处理及电源部(以下，称作信号处理部)400，控制感光部210、转换输出部220等的驱动，还对于从周边电路部300输出的电信号进行既定的处理。

图5的信号处理部400，包含以FPGA等形成的定时产生器410、图像处理电路(图像处理IC)420及电源电路(电源IC)430而构成。

另外，包含定时产生器410、图像处理电路(图像处理IC)420及电源电路(电源IC)430而构成的信号处理部400，在另外的基板或第2基板120、第3基板130上形成来叠层组装也可以。根据如此的构成，也能够将小型摄影机系统纳入单一封装内。

在第1基板上形成的感光部210，包括：像素部211，包含以行列(m行n列)状配置的光电转换器件即光电二极管(PD)；以及垂直转送部(垂直CCD：VCCD)212(-1～-4)，是以列(或行)单位转送多个像素部211的光电转换器件的信号电荷的多个电荷转送部。

感光部210中，垂直转送部212以未图示的遮光膜遮光，以信号处理部400产生的2相或4相等的转送脉冲来转送驱动，往列方向转送像素部211产生的信号电荷。

另外，图5及图8中，为了简化图面，表示以6行4列的行列状(m＝6，n＝4的矩阵状)配置像素部211及垂直转送部212的示例。

图5及图8中，排列4列的垂直转送部212-1～212-4。

而且，垂直转送部212-1～212-4，往图5及图8中所示的垂直坐标系的Y方向转送信号电荷。

第1基板110上形成的转换输出部220，将感光部210的多个垂直转送部212-1～212-n(本示例n＝4)转送的信号电荷转换为电信号，输出至中继部230。

转换输出部220，分别对应第1基板110上形成的n(本示例4)列的垂直转送部212-1～212-4，配置4个转换输出部220-1～220-4。

图9是表示本实施方式的转换输出部的基本构成例的图。

图9，表示1列的转换输出部220-1的构成例，但其他列的转换输出部220-2～220-4也具有与图9相同的构成。

转换输出部220-1，连接至垂直转送部212-1的输出端部213-1中的输出栅极OG213-1。

图9的转换输出部220-1，包含浮动扩散层(FD)221、重置栅极(RG)222、重置漏极223而构成。

转换输出部220-1中，对重置漏极223施加重置漏极电压VRD，对重置栅极222以信号电荷的检测周期施加重置脉冲PRG。

而且，浮动扩散层221内蓄积的信号电荷转换为电信号的信号电压，作为CCD输出信号SOUT送出至中继部230。

中继部230，对以第1基板110上形成的感光部210的多个垂直转送部212转送并以各转换输出部220-1～220-4转换的电信号的至第2基板120上形成的周边电路部300的转送进行中继。

本实施方式的中继部230，在感光部210的感光区域PARA外的区域EPARA经由通过基板的连接部231(-1～-4)电气连接第1基板110上形成的转换输出部220-1～220-4与第2基板120上形成的周边电路部300。

本实施方式中，连接部231-1～231-4，例如以贯通孔(TSV)形成。另外，以下的说明中，有时也称连接部为贯通孔。

本实施方式中，中继部230，如以下的说明那样，在相当于第1基板110及第2基板120的感光区域外的区域中至少一方，形成放大转换输出部220-1～220-4产生的电信号的源极跟随器电路。

[叠层的第1基板及第2基板，以及中继部的概略构成例]

在此，说明关于叠层的第1基板及第2基板、以及具有源极跟随器(Source Follower)电路的中继部的多个概略构成例。

[第1构成例]

图10是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的概略第1构成例的简略剖面图。

此第1构成例中，源极跟随器电路240在第2基板120A上形成。

源极跟随器电路240，包含电源部OD、与基准电位间串联连接的放大部241以及电流源部242而构成。

放大部241与电流源部242，以MOSFET形成，以形成放大部241的MOSFET的栅极形成源极跟随器电路240的输入端TI240，以与电流源部242的接触侧(源极侧)形成源极跟随器电路240的输出端TO240。

此第1构成例的中继部230A，经由连接部231(-1～-4)连接第1基板110A上形成的转换输出部220A的浮动扩散层(FD)221与第2基板120A上形成的源极跟随器电路240的放大部241的输入端TI240。

而且，源极跟随器电路240，从连接电流源部242的放大部241的输出端TO240侧输出放大的信号至周边电路部300。

本例中，基本上，像素部211邻接垂直转送部(垂直CCD)212，能够循序读出。

另外，对应垂直转送部(垂直CCD)212配置源极跟随器电路240，因为第2基板120A上配置包含ADC310及数字存储器320的周边电路部300，读出的信号电荷维持同时性的同时，能够高速转送给存储器。

[第2构成例]

图11是用以说明本实施方式的叠层的第1基板与第2基板、以及中继部的概略第2构成例的简略剖面图。

此第2构成例与上述第1构成例的不同点，如下。

第2构成例中，转换输出部220B中，各垂直转送部(垂直CCD)212具有保持电极224，经由保持电极224，以转送栅极(TG)225连接浮动扩散层(FD)221而构成。

本例中基本上也是像素部211邻接垂直转送部(垂直CCD)212，能够循序读出。

另外，对应垂直转送部(垂直CCD)212配置源极跟随器电路240，因为第2基板120B上配置包含ADC310及数字存储器320的周边电路部300，读出的信号电荷维持同时性的同时，能够高速转送给存储器。

另外，在浮动扩散层(FD)221之外另外设置线缓冲部而构成也可以，根据此构成，可以抑制FD部的电容下降产生的检测敏感度下降。此构成，之后为了与第23～26图关联说明，以多个列的垂直转送部(垂直CCD)212为1个群组，对于采用以群组单位管理来形成1个FD部及贯通孔(TSV)的构成的情况是有效的。

[第3构成例]

图12是用以说明本实施方式的叠层的第1基板与第2基板、以及中继部的概略第3构成例的简略剖面图。

此第3构成例与上述第1构成例的不同点，如下。

第3构成例中，源极跟随器电路240的放大部241在第1基板110C上形成，电流源部242在第2基板120C上形成。

中继部230C中，第1基板110C上形成的转换输出部220C的浮动扩散层(FD)221与源极跟随器电路240的放大部241的输入端(栅极)T1240连接。而且，放大部241的输出端TO240与第2基板120C上形成的电流源部242经由连接部231连接。

另外，第3构成例中，转换输出部220C中，输出栅极OG213与浮动扩散层(FD)221的间，形成转送栅极(TG)226。

本第3构成例中，也能够循序读出。

另外，对应垂直转送部(垂直CCD)212配置浮动扩散层(FD)221、源极跟随器电路240，因为在第1基板110C上连接至源极跟随器电路240，还可以抑制浮动扩散(FD)部的电容下降引起的检测敏感度下降，且能够低噪声、高速读出。

[叠层的第1基板及第2基板，以及中继部的具体构成例]

在此，说明关于上述中表示概要的第3构成例中的第1基板110C、第2基板120C以及中继部的具体构成例。

另外，关于上述或后述的其他构成例，也伴随着一些变更，但基本上与在此说明的构造相同。

图13是用以说明本实施方式的叠层的第1基板与第2基板、以及中继部的具体第1构成例的简略剖面图。

图14是用以说明本实施方式的叠层的第1基板与第2基板、以及中继部的具体第2构成例的简略剖面图；

图13及图14，表示第3构成例中，相当于1列的垂直转送部212及与其对应的转换输出部220及中继部230的部分。

本实施方式中，第1基板110C是第1导电型基板，例如以n型基板111形成，第2基板120C是第2导电型基板，例如以p型基板121形成。

第1基板110C中，n型基板(n^-SUB)111上形成p阱区(p-WELL)112，在p阱区112的表面部形成n^-层113。

在n^-层113的Y方向的一端部，形成：形成浮动扩散层(FD)221的n⁺层114-1、以及浮动扩散层(FD)221即n⁺层114-1连接至栅极的源极跟随器电路240的放大部241晶体管的作为漏极、源极的n⁺层114-2、114-3。n⁺层114-3，经由作为中继部的贯通孔141-1与布线层WR连接而形成。

n^-层113的上部以及n⁺层114-2、114-3的上部，隔着栅极绝缘膜115，以既定的间隔形成垂直转送部212的转送电极(转送栅极)116-1及放大部241栅极电极116-2。

而且，n型基板111、p阱区112、n^-层113、n⁺层114-1、114-2、114-3、栅极绝缘膜115、转送电极116-1、116-2上形成了绝缘膜117以覆盖它们。

从绝缘膜117贯通p阱区112、n型基板111，形成(埋入)贯通孔(贯通电极)141-1，以接合部151与之后所述的第2基板120侧的贯通孔142-1接合。

另外，形成贯通孔141-1的p阱区112及n型基板111的壁部形成绝缘膜118。

贯通孔141-1的端部连接接合垫161-1、161-2。接合垫161-2配置于第1基板110C的与第2基板1120C对向的面侧外部，经由接合部151与连接至第2基板120C侧的贯通孔242-1的接合垫162-1接合。

另外，图13的示例中，连接接合垫161-1的贯通孔141-1的端部在绝缘膜117内。另一方面，图14的示例中，第1基板110C的不与第2基板120C对置的面侧外部露出接合垫161-1而构成。

第2基板120C中，p型基板(p-SUB)121中形成n阱区(n^-WELL)122，在n阱区122内形成p阱区(p-WELL)123。p阱区123的表面部形成p⁺层124-1、源极跟随器电路240的电流源部242用晶体管的漏极、作为源极的n⁺层125-1、125-2。

图13的示例中，n⁺层125-2，经由布线层WR与作为中继部的贯通孔141-2连接而形成。

图14的示例中，n⁺层125-2，在作为中继部的接合垫162-1的正下方以贯通孔141-2或布线层WR连接而形成。

另外，n阱区122的表面部形成用以形成周边电路的p⁺层124-2、142-3、n^-层126等。

n⁺层125-1、125-2的上部及p⁺层124-2、142-3的上部，隔着栅极绝缘膜127形成栅极电极128。

而且，在p型基板121、n阱区122、p阱区123、p⁺层124-1、124-2、142-3、n⁺层125-1、125-2、n⁺层126、栅极绝缘膜127、栅极电极128等的上面形成绝缘膜129以覆盖它们。

具有以上构成的第1基板110C与第2基板120C，是连接至第1基板110的n型基板111的底面侧露出的贯通孔141-1的接合垫161-2与连接至第2基板120C的绝缘膜129的表面(上面)侧露出的贯通孔142-1的接合垫162-1以接合部151接合并叠层。换言之，第2基板120重叠在第1基板110的背面而形成。

另外，第1基板110上形成的垂直转送部212，以金属层等的遮光材料构成的遮光膜遮光。

另外，图13及图14的示例中，形成贯通第1基板110C与第2基板120C的贯通孔142-1、142-2。

形成贯通孔141-1、142-2的第1基板110的p阱区112及n型基板111的壁部、以及第2基板120的p型基板121上形成绝缘膜。

本实施方式中，如上述，因为第1基板110C以n型基板111形成，形成像素部211的第1基板C110中，采用纵型溢流口(Vertical Overflow Drain：VOD)构造。

图15是用以说明关于本实施方式的第1基板上形成的像素部中采用的纵型溢流口的构成及原理图。

图15中，符号2111表示遮光膜，OVFC表示过电流通道。

纵型溢流口VOD，如下实现。

像素部211的PD(光电转换器件)与垂直转送部(VCCD)212在p阱区112中形成，以p阱区112为基准电位，藉由施加正电压至n型基板111，保持逆偏压状态。

此逆偏压，形成对于来自n型基板111的电子扩散的电位障壁，完全阻断光产生的电子及热产生的电子浸入PD或垂直转送部(VCCD)212。

因此，改善信号的串扰至不成问题的程度，显著显少漏光。另外，完全抑制起因于来自n型基板111的热扩散电流的暗电流噪声成分。

接着，说明关于纵型溢流口VOD的过剩电子的排出原理。

p阱区112与n型基板111之间的pn接合耗尽层由于偏压电压扩大。

PD正下方的p阱区112的杂质层薄且低浓度的话，接合耗尽层到达PD的n层119，容易实现所谓的穿透状态。

即，p阱区112完全耗尽化，其电位上升。此时，n层是电子充满状态的话，电子被n型基板111强力拉出。

即使强光入射PD内产生过剩电子，也超过上升的p阱区112的电位，全部被从n层119扫出至n型基板111，因此可以完全防止光晕产生。

在此，回到叠层的第1基板及第2基板、以及中继部的概略构成例的说明。

[第4构成例]

图16是用以说明本实施方式的叠层的第1基板与第2基板、以及中继部的概略第4构成例的简略剖面图。

此第4构成例与上述第3构成例的不同点，如下。

第4构成例中，源极跟随器电路240的放大部241在第1基板110D上形成，且电流源部242在第1基板110D上形成。

中继部230D中，第1基板110D上形成的转换输出部220C的浮动扩散层(FD)221与源极跟随器电路240的放大部241的输入端(栅极)TI240连接。而且，放大部241的输出端TO240与包含第2基板120D上形成的ADC310、逻辑电路330等的周边电路部300经由连接部231连接。

本第4构成例中，也能够循序读出。

另外，对应垂直转送部(垂直CCD)212，配置浮动扩散层221、源极跟随器电路240的放大部241及电流源部242，对于连接部231中产生的信号，降低重叠的噪声影响，还能够低噪声、高速读出。

[第5构成例]

图17是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的概略第5构成例的简略剖面图。

此第5构成例与上述第4构成例的不同点，如下。

第5构成例中，源极跟随器电路240的放大部241也在第1基板110E上形成，且电流源部242在第1基板110E上形成。

第5构成例的中继部230E中，第1基板110E上形成的转换输出部220C的浮动扩散层(FD)221与源极跟随器电路240的放大部241的输入端(栅极)TI240连接。放大部241的输出端TO240与连接部231之间，形成(连接)缓冲放大部232，缓冲源极跟随器电路240输出的电信号。

而且，连接部231与第2基板120E上形成的周边电路部300连接。

本第5构成例中，也能够循序读出。

另外，对应垂直转送部(垂直CCD)212，配置浮动扩散层(FD)221、源极跟随器电路240的放大部241、电流源部242及缓冲放大部232，能够进一步低噪声、高速读出。

[第6构成例]

图18是用以说明本实施方式的叠层的第1基板与第2基板，以及中继部的概略第6构成例的简略剖面图。

此第6构成例与上述第5构成例的不同点，如下。

第6构成例的中继部230F中，连接部231经由AC结合部233与第2基板120F上形成的周边电路部300以AC结合电连接。

本第6构成例中，也能够循序读出。

另外，对应垂直转送部(垂直CCD)212，配置浮动扩散层(FD)221、源极跟随器电路240的放大部241、电流源部242及缓冲放大部232，能够进一步低噪声、高速读出。

[第7构成例]

图19是用以说明本实施方式的叠层的第1基板与第2基板、以及中继部的概略第7构成例的简略剖面图。

此第7构成例与上述第4构成例的不同点，如下。

第7构成例中，也是源极跟随器电路240的放大部241在第1基板110G上形成，且电流源部242在第1基板110G上形成。

第7构成例的中继部230G中，第1基板110G上形成的转换输出部220C的浮动扩散层(FD)221与源极跟随器电路240的放大部241的输入端(栅极)TI240连接。放大部241的输出端TO240与连接部231之间，形成(连接)电压-电流(V-I)转换电路234，将源极跟随器电路240输出的电信号从电压信号转换为电流信号。

而且，连接部231与第2基板120G上形成的周边电路部300连接。

本第7构成例中，对应垂直转送部(垂直CCD)212，配置浮动扩散层(FD)221、源极跟随器电路240的放大部241、电流源部242及电压-电流(V-I)转换电路234，成为不易受连接部231中的噪声影响的构造，能够进一步低噪声、高速读出。

[第8构成例]

图20是用以说明本实施方式的叠层的第1基板与第2基板/以及中继部的概略第8构成例的简略剖面图。

此第8构成例与上述第4构成例的不同点，如下。

第8构成例中，也是源极跟随器电路240的放大部241也在第1基板110H上形成，且电流源部242在第1基板110H上形成。

第8构成例的中继部230H中，第1基板110H上形成的转换输出部220C的浮动扩散层(FD)221与源极跟随器电路240的放大部241的输入端(栅极)TI240连接。放大部241的输出端TO240与连接部231连接，且在第1基板110H侧作为第1ADC的M位ADC235连接至放大部241的输出端TO240。

而且，第2基板120H侧，经由连接部231连接作为第2ADC的N位ADC236至周边电路部300的输入段，第2ADC将转送的源极跟随器电路240的输出信号从模拟信号转换为数字信号。

本第8构成例中，第1基板110H与第2基板120H中以电压或电流传送电信号，多个基板上可以进行ADC235、236产生的信号处理而构成。

而且，第8构成例中，因为第1基板110H进行M-bit的信号处理，伴随基板间传送的噪声影响在输入换算中变小，能够更高精确度转换。

[第9构成例]

图21是用以说明本实施方式的叠层的第1基板与第2基板、以及中继部的概略第9构成例的简略剖面图。

此第9构成例与上述第4构成例的不同点，如下。

此第9构成例中，源极跟随器电路240的放大部241也在第1基板110I上形成，且电流源部242在第1基板110I上形成。

第8构成例的中继部230I中，第1基板110I上形成的转换输出部220的浮动扩散层(FD)221与源极跟随器电路240的放大部241的输入端(栅极)TI240连接。放大部241的输出端TO240与第1连接部231-1连接，且在第1基板110H侧对放大部241的输出端TO240连接作为第2放大器的放大器237，放大器237的输出连接至第2连接部231-2。

而且，第2基板120I侧，经由连接部231-1、231-2转送至周边电路部300的输入段的源极跟随器电路240的输出信号及放大器237的输出信号供给至周边电路部300。

本第9构成例中，第1基板110I上的放大器237的输出转送至第2基板120I侧，以电压或电流构成反馈系统，例如构成为可以以周边电路部300的ADC进行信号处理。

而且，第9构成例中，因为包含基板布线的反馈系统中伴随传送的噪声影响在输入换算下变小，因此能够更高精确度转换。

[第10构成例]

图22是用以说明本实施方式的叠层的第1基板与第2基板、以及中继部的概略第10构成例的简略剖面图。

此第10构成例与上述的第1至第9构成例等的不同点，如下。

图22，作为一例与图12的第3构成例对比表示，但第10构成例中，基本上，作为在中继部230J放大转换输出部220C产生的电信号的装置，取代源极跟随器电路，应用反馈型放大器238。

反馈型放大器238的一输入与输出之间，电容器C238与重置开关SW238并联连接。

此第10构成例的中继部230J，经由连接部231连接第1基板110J上形成的转换输出部220C的浮动扩散层(FD)221与第2基板120J上形成的反馈型放大器238的一方输入端子。对反馈型放大器238的另一输入端子供给基准电压Vref。

而且，第2基板120J上的反馈型放大器238，反馈放大第1基板110J上的浮动扩散层221中的像素信号，并供给放大的信号给周边电路部300的ADC310等。

本第10构成例中，浮动扩散层(FD)中的反馈放大系统，随着与第2基板120J的连接产生的电容增大的、转换增益下降产生的噪声特性恶化，可以根据反馈型放大器238的配置减少。

因此，本第10构成例中，成为不易受连接部231中的噪声影响的构造，能够进一步低噪声、高速读出。

如上述，根据本第一实施方式，第1基板110上，形成感光部210，包含：行列状配置的光电转换器件即光电二极管(PD)的像素部211；以及以列单位转送多个像素211的光电转换器件的信号电荷的多个电荷转送部即垂直转送部212。

另外，第1基板110上，形成转换输出部220，转换信号电荷为电信号并对垂直转送部212的输出端部、每一垂直转送部(或是各多个垂直转送部)输出。

在转换输出部220的输入段形成输出栅极OG213，转换输出部220形成浮动扩散层(FD)221、重置栅极(RG)222、重置漏极223，根据需要，形成转送栅极(TG)225、226、线缓冲部。

第2基板120上，形成对于由摄影器件部200得到的电信号进行既定的处理的ADC310或数字存储器320、逻辑电路330等的周边电路部300。

第1基板110与第2基板120之间，包含对转换输出部220产生的电信号往周边电路部300的转送进行中继的源极跟随器电路240的中继部230，基本上横跨两基板或在一方基板上形成。

或者，第1基板110与第2基板120之间，包含对转换输出部220产生的电信号往周边电路部300的转送进行中继的反馈型放大器238的中继部230J，基本上在第2基板120J上形成。

而且，藉由中继部230，第1基板110上形成的转换输出部220的浮动扩散层(FD)221或线缓冲部被连接至源极跟随器电路240的放大部241的输入端，供给放大部241的输出信号至周边电路部300。

第1基板110与第2基板120之间的连接，在感光部210的感光区域PARA外的区域EPARA中经由通过基板的连接部、例如贯通孔140电气连接。

因此，根据本第一实施方式，可以得到以下的效果。

根据本第一实施方式，能够从像素部211往垂直转送部(垂直CCD)212循序读出，以循序读出而读出的信号电荷由转换输出部220转换为电信号后，经由源极跟随器电路240或反馈型放大器238，转送至第2基板110上形成的周边电路部300。

本实施方式中，第1基板的像素阵列，以通常的CCD阵列形成，不需要新的构造物。因此，根据本实施方式，可以提供能够以高SN高速转送的可以循序读出的图像传感器。

另外，因为叠层基板的连接部在像素阵列外(感光部210的感光区域外)形成，布局上的限制少，能够形成没有白缺陷等的像素特性恶化的图像传感器。

换言之，根据本第一实施方式，不用在像素阵列内形成特别的构造，就能在不引起SN恶化的情况下，实现能够以全局读出高速驱动的图像传感器。

另外，因为像素阵列的外侧形成包含连接部的中继部230，所以能够形成不产生敏感度下降或暗电流增加的像素。

另外，图10的第1构成例中，对应垂直转送部(垂直CCD)212，配置源极跟随器电路240，因为在第2基板120A上配置包含ADC310及数字存储器320的周边电路部300，读出的信号电荷维持同时性的同时，能够高速转送给存储器。

图11的第2构成例中，更分别设置浮动扩散(FD)部与线缓冲部，可以抑制FD部的电容下降产生的检测敏感度下降。

图12的第3构成例中，第1基板110C上，对应垂直转送部(垂直CCD)212，配置浮动扩散层(FD)221、源极跟随器电路240的放大部241，在第1基板110C上连接至源极跟随器电路240，因此可以进一步抑制浮动扩散层(FD)部的电容下降引起的检测敏感度下降，且能够低噪声、高速读出。

图16的第4构成例中，第1基板110D上，对应垂直转送部(垂直CCD)212，配置浮动扩散层(FD)221、源极跟随器电路240的放大部241以及电流源部242，降低对连接部231中产生的信号重叠的噪声影响，还能够进一步低噪声、高速读出。

图17的第5构成例中，第1基板110E上，对应垂直转送部(垂直CCD)212，配置浮动扩散层(FD)221、源极跟随器电路240的放大部241、电流源部242以及缓冲放大部232，能够进一步低噪声、高速读出。

图18的第6构成例中，第1基板110F上，对应垂直转送部(垂直CCD)212，配置浮动扩散层(FD)221、源极跟随器电路240的放大部241、电流源部242以及缓冲放大部232，更因为连接部231与周边电路部300间AC结合，能够进一步低噪声、高速读出。

图19的第7构成例中，第1基板110G上，对应垂直转送部(垂直CCD)212，配置浮动扩散层(FD)221、源极跟随器电路240的放大部241、电流源部242以及电压-电流(V-I)转换电路234，成为不易受连接部231中的噪声影响的构造，能够进一步低噪声、高速读出。

图20的第8构成例中，因为构成为第1基板110H与第2基板120H中以电压或电流传送电信号，多个基板上可以进行ADC235、236产生的信号处理，由于在第1基板110H进行M-bit的信号处理，因此伴随基板间传送的噪声影响在输入换算中变小，从而能够进一步高精确度转换。

图21的第9构成例中，因为构成为第1基板110I上的放大器237的输出转送至第2基板120I侧，以电压或电流构成反馈系统，例如能以周边电路部300的ADC进行信号处理，所以由于包含基板布线的反馈系统中伴随传送的噪声影响在输入换算中变小，能够进一步高精确度转换。

图22的第10构成例，浮动扩散层(FD)中的反馈放大系统，由于与第2基板120J的连接产生的容量增大相伴的、转换增益下降产生的噪声特性恶化，能够根据反馈型放大器238的配置减少，因此不易受连接部231中的噪声影响，能够进一步低噪声、高速读出。

[第二实施方式]

图23是用以说明本发明第二实施方式的固体摄影装置的构成例图。

本第二实施方式的固体摄影装置100K与上述第一实施方式的固体摄影装置100的相异点如下。

本第二实施方式的固体摄影装置100K，包含中继选择部250，选择性连接多个垂直转送部212-1～212-4与转换输出部220(以及连接部231)。

本第二实施方式中，第1基板110K上配置多个选择电极251-1、251-2、251-3、251-4。

而且，第1基板110K及第2基板120K中，对于多个选择电极251-1～251-4，形成一个共同的转换输出部220、和作为连接部的贯通孔(TSV)140K。

图23中，由垂直转送部212-1～212-4转送，并以选择电极251-1～251-4中任一选择的信号电荷，由转换输出部220K转换并作为电信号供给至第1基板110K侧的贯通孔140K。

图23的构成中作为基本动作，执行以下的动作。

第1基板110K侧，选择电极251-1选择的垂直转送部212-1的信号电荷由转换输出部220K转换为电信号，经由贯通孔140K转送至第2基板120K侧。

第1基板110K侧，选择电极251-2选择的垂直转送部212-2的信号电荷由转换输出部220K转换为电信号，经由贯通孔140K转送至第2基板120K侧。

第1基板110K侧，选择电极251-3选择的垂直转送部212-3的信号电荷由转换输出部220K转换为电信号，经由贯通孔140K转送至第2基板120K侧。

第1基板110K侧，选择电极251-4选择的垂直转送部212-4的信号电荷由转换输出部220K转换为电信号，经由贯通孔140K转送至第2基板120K侧。

以上是基本动作，虽然可构成为每次选择一个选择电极251-1～251-4，但也可以是同时选择2个或2个以上的选择电极、或者既定的动作中让既定的选择电极不是选择状态等各种形态。

藉由进行如此的驱动，在维持着循序读出的状态下，不会引起检测敏感度下降，能够容易地进行水平方向的信号相加或信号间除。

即，本第二实施方式中，能够将并联的多个垂直(电荷)转送部212-1～212-4的信号电荷相加或间除。

另外，本第二实施方式中，多个列成为一个组群(图23的示例中邻接的4列成为一个组群)，因为以组群单位管理来形成一个贯通孔(TSV)140K，可以削减贯通孔的数量，在布局上也有利。

即，本第二实施方式中，能够提供从像素部211高速实施循序读出的传感器，因为连接部即贯通孔(TSV)等以比垂直转送部(垂直CCD)大的重复间距形成，所以变得容易形成连接部即贯通孔(TSV)等。

[中继选择部250的构成例]

接下来，说明中继选择部250的具体构成例。

图24是表示第二实施方式的第1基板侧的中继选择部的第1构成例的图。

图24的中继选择部250L中，转换输出部220L(贯通孔(TSV)140L)在4列的垂直转送部(VCCD)212-1～212-4的X方向(水平方向)的略中央部，即第2列的垂直转送部212-2的配置位置与第3列的垂直转送部212-3的配置位置之间的位置上形成。

另外，图24的垂直转送部212-1～212-4，例示为基于驱动脉冲V1～V4的4相驱动。

图24的中继选择部250L，包含选择电极251-1(S1)～251-4(S4)、水平转送部(HCCD)252-1～252-4以及开路栅极(OG)253而构成。

选择电极251-1(S1)～251-4(S4)，配置于各垂直转送部(VCCD)212-1～212-4的输出端部213-1～213-4上。

选择电极251-1(S1)～251-4(S4)，作为构成输出栅极等晶体管的栅极发挥功能，选择时控制至成为导通状态的电位。

水平转送部(HCCD)252-1～252-4，配置为位于分别对应的选择电极251-1(S1)～251-4(S4)的输出部，构成为向着配置于中央的OG253转送方向不同的HCCD。

水平转送部252-1，配置于第1列的选择电极251-1的输出侧。水平转送部252-1，由驱动脉冲H1驱动，往图24中的右方向的水平方向X1转送垂直转送部212-1产生的信号电荷，再转送至邻接的水平转送部252-2。

水平转送部252-2，配置于第2列的选择电极251-1的输出侧。水平转送部252-2，由驱动脉冲H2驱动，往图24中的右方向即水平方向X1转送垂直转送部212-2产生的信号电荷或水平转送部252-1产生的垂直转送部212-1的信号电荷，并供给至连接至本段的OG253。

水平转送部252-4，配置于第4列的选择电极251-4的输出侧。水平转送部252-4，由驱动脉冲H4驱动，往图24中的左方向即水平方向X2转送垂直转送部212-4产生的信号电荷，再转送至邻接的水平转送部252-3。

水平转送部252-3，配置于第3列的选择电极251-3的输出侧。水平转送部252-3，由驱动脉冲H3驱动，往图24中的左方向即水平方向X2转送垂直转送部212-3产生的信号电荷或水平转送部252-4产生的垂直转送部212-4的信号电荷，并供给至连接至本段的OG253。

OG253，配置于水平转送部252-2的信号电荷供给部及水平转送部252-3的信号电荷供给部与转换输出部220L的浮动扩散层(FD)221之间，藉由控制为导通状态，由选择电极251-1(S1)～251-4(S4)选择，转送水平转送部252-1～252-4转送的电荷信号至浮动扩散层(FD)221。

此第1构成例中，也是可以构成为每次选择一个选择电极251-1～251-4，然而也可以是同时选择2个或2个以上的选择电极、或者既定的动作中不让既定的选择电极为选择状态等各种形态。

因此，在维持循序读出的状态下，也不会引起检测敏感度下降，能够容易地对并联的多个垂直(电荷)转送部212-1～212-4的信号电荷相加或间除。

另外，根据第1构成例，多个列(本例中4列)作为一个群组，因为以组群单位管理来形成一个转换输出部220L(贯通孔(TSV)140L)，可以削减转换输出部及贯通孔的数量，在布局上也有利。

即，根据第1构成例，能够提供从像素部211高速实施循序读出的传感器，因为转换输出部、连接部即贯通孔(TSV)等以比垂直转送部(垂直CCD)大的重复间距形成，所以容易形成转换输出部、连接部的贯通孔(TSV)等。

图25是表示第二实施方式的第1基板侧的中继选择部的第2构成例的图。

图25的中继选择部250M与图24的中继选择部250L的相异点在于，转换输出部220(贯通孔(TSV))的配置位置不是在4列的垂直转送部212-1～212-4的排列的中央部，而是在X方向的一端侧(图25的示例在右端侧)即第4列的垂直转送部212-4的配置位置近傍形成。

图25的中继选择部250M中，水平转送部252-1，由驱动脉冲H1驱动，往图25中的右方向即水平方向X1转送垂直转送部212-1产生的信号电荷，还转送至邻接的水平转送部252-2。

水平转送部252-2，由驱动脉冲H2驱动，往图25中的右方向即水平方向X1转送垂直转送部212-2产生的信号电荷或水平转送部252-1产生的垂直转送部212-1的信号电荷，还转送至邻接的水平转送部252-3。

水平转送部252-3，由驱动脉冲H3驱动，往图25中的右方向即水平方向X1转送垂直转送部212-3产生的信号电荷或水平转送部252-2产生的垂直转送部212-1、212-2的信号电荷，还转送至邻接的水平转送部252-4。

水平转送部252-4，由驱动脉冲H4驱动，往图25中的右方向即水平方向X1转送垂直转送部212-4产生的信号电荷，并将垂直转送部212-4的信号电荷或水平转送部252-3产生的垂直转送部212-1、212-2、212-3的信号电荷供给至连接至本段的OG253M。

OG253M，配置于水平转送部252-4的信号电荷供给部与转换输出部220M的浮动扩散层(FD)221M之间，藉由控制在导通状态，以选择电极251-1(S1)～251-4(S4)选择，并将水平转送部252-1～252-4转送的信号电荷转送至浮动扩散层(FD)221M。

根据第2构成例，可以得到与上述第1构成例同样的效果。

图26是表示第二实施方式的第1基板侧的中继选择部的第3构成例的图。

图26的中继选择部250N与图24的中继选择部250L的相异点在于，取代水平转送部设置电位斜率部(SL)254。

此中继选择部250N中，以选择电极251-1(S1)～251-4(S4)选择的垂直转送部212-1～212-4的信号电荷，经由电位斜率部(SL)254，进一步经由OG253转送至浮动扩散层(FD)221N。

根据第3构成例，可以得到与上述第1构成例相同的效果。

[第三实施方式]

图27是用以说明本发明第三实施方式的固体摄影装置的构成例的图。

本第三实施方式的固体摄影装置100O与上述第一实施方式的固体摄影装置100的相异点如下。

本第三实施方式的固体摄影装置100O，在第2基板120O中，形成属于信号处理系统即周边电路部300的ADC341、串行器342、存储器343、定时产生器(TG)344。

定时产生器(TG)344，包含CCD脉冲驱动部、电平位移等而构成。

在此，以CMOS图像传感器作为比较例，考察第2基板120O上装载信号处理系统的本第三实施方式的固体摄影装置100O的CCD图像传感器与CMOS图像传感器的芯片尺寸。

图28是表示作为比较例的的背面照射型CMOS图像传感器的叠层构造例的图。图28(A)表示CMOS图像传感器的第1构造例，图28(B)表示CMOS图像传感器的叠层化的第2构造例。

图29是用以说明根据CMOS图像传感器的叠层构造的芯片缩小化示例的图。图29(A)表示不是叠层构造时的像素部及周边电路，图29(B)表示根据叠层构造表示缩小化的示例。

图30是表示非叠层构造的CMOS图像传感器芯片、叠层构造的CMOS图像传感器芯片以及本实施方式的CCD图像传感器芯片的简略剖面图。

图30(A)表示非叠层构造的CMOS图像传感器芯片，图30(B)表示叠层构造的CMOS图像传感器芯片，图30(C)表示根据本实施方式的CCD图像传感器芯片。

一般，CMOS图像传感器500A，如第28(A)图所示，由支持基板510、以及形成像素部520与信号处理电路530的芯片540构成。

叠层构造，如图28(B)所示，取代支持基板使用形成信号处理电路530的芯片550，对其叠加像素部520。

采用此叠层构造，可以实现小型化。

如此的CMOS图像传感器中，周边电路的信号处理电路530，如图29(A)所示，由行译码器(ROW decode)531、列译码器(column decode)532，或是行(列)选择电路、接合垫(Bonding pad)533等构成。

藉由将此周边电路的信号处理电路530配置于第2层，结构上例如图29(B)所示，可以削除周边电路区域，但为了使来自行译码器531的像素驱动信号用信号在各行(ROW)经由贯通孔(TSV)，在各行及列重新需要TSV区域。

结果，CMOS图像传感器芯片，藉由采用叠层构造，如图30(A)及(B)所示，相较于未采用叠层构造的情况，芯片尺寸可以削减一半左右。

不过，如图30(B)及(C)所示，CMOS图像传感器芯片，即使如上所述使用叠层构造，因为在各行及列重新需要TSV区域等的理由，结构上例如比本实施方式的CCD图像传感器芯片约大1.5倍左右。

换言之，根据本实施方式的CCD图像传感器，因为可以经由作为连接部的贯通孔(TSV)叠层连接，不用引线接合，所以可以实现芯片尺寸级中的小型封装，例如以BGA等的连接，可以实现紧凑的摄影机模块组装。

而且，藉由本叠层CCD封装的组装化，可以实现超小型摄影机模块。

另外，关于在CMOS图像传感器芯片具有全局快门的构造，以非专利文件1为首，提议多种方案，但任意一例中像素阵列内都必须追加特别的电路，具有引起敏感度下降或噪声增加的缺点。另外，以往的CMOS的改善例中，选择进行信号相加的构造时，具有寄生电容增加引起的SN恶化、损害信号的同时性的缺点。

相对于此，根据本实施方式的CCD图像传感器，不在像素阵列内形成特别的电路，即不会引起SN的恶化，能够以全局读出高速驱动。

另外，由于贯通孔(TSV)的芯片间连接而可以小芯片尺寸封装，又藉由往第2基板装载周边电路，削减驱动接脚数，能够提供高性能、小型、低成本的摄影机系统。

[第四实施方式]

图31是用以说明本发明第四实施方式的固体摄影装置的构成例的图。

本第四实施方式的固体摄影装置100P与上述第三实施方式的固体摄影装置100O的相异点如下。

本第四实施方式的固体摄影装置100P，包含定时产生器410、图像处理电路(图像处理IC)420以及电源电路(电源IC)430而构成的信号处理部400，组装与第1基板110P、第2基板120P在同一封装内。

根据如此的构成，小型摄影系统可以纳入单一封装内。

[第五实施方式]

图32是用以说明本发明第五实施方式的固体摄影装置的构成例图。

本第五实施方式的固体摄影装置100Q与上述第三实施方式的固体摄影装置100O的相异点如下。

本第五实施方式的固体摄影装置100Q，在第2基板120Q中，形成属于信号处理系统即周边电路部300Q的ADC341、串行器342并混载。

其他的构成与第三实施方式相同。

图32中，表示在信号处理部400与叠层芯片之间收送的电源系统、驱动及驱动脉冲系统、输出端子系统的传送线。

驱动需要的驱动脉冲及电源，例如基准电源VSS(GND)、CCD电源VCCD、ADC电源VADC、串行输出电源VLVDS、垂直转送脉冲φV1及φV2、水平转送脉冲φH、从像素往垂直转送部的读出脉冲φR、串行输出基准时钟φLVDS、CCD输出用样品&保持脉冲φSH、串行信号输出信号。

这些信号的传送线中，各接脚连接至装载FPGA(现场可编程门阵列)等构成的信号处理部400的外部基板(外部board)。

另外，本实施方式的固体摄影装置100Q，虽然不执行水平转送，但中继选择部250或输出选择部中采用水平转送部时，因为局部进行水平转送，具有产生水平转送脉冲φH作为驱动脉冲的功能。

图33是表示作为第五实施方式的叠层型CCD图像传感器的固体摄影装置的驱动信号的时序的一示例的图。

图33(A)表示电荷读出脉冲φR，图33(B)表示垂直转送脉冲φV2，图33(C)表示垂直转送脉冲φV1，图33(D)表示水平转送脉冲φH，图33(E)表示缓冲输出VOUT。

图32的固体摄影装置110Q中，输入CCD驱动脉冲φV1及φV2作为外部信号，同步的图像数据由内建的ADC341、串行器342，转换为串行数字输出并输出，由其他基板上的例如FPGA 410取入，作为影像信号处理。

根据本第五实施方式，可以得到与上述第三实施方式同样的效果。

而且，本第五实施方式的固体摄影装置100Q，在第1基板110Q中，垂直转送部(垂直CCD)邻接像素部211，能够循序读出。

因为像素部是CCD，与第2基板120O(第2层)连接的贯通孔(TSV)，相较于叠层为对每行连接的CMOS图像传感器的主要作为周边电路的第2层的情况，可以大幅削减，例如在芯片可以只上下配置，能够缩小封装尺寸。

[第六实施方式]

图34是用以说明本发明第六实施方式的固体摄影装置的构成例的图。

本发明第六实施方式的固体摄影装置100R与上述第五实施方式的固体摄影装置100Q的相异点如下。

本第六实施方式的固体摄影装置100R，在第2基板120R中，除了装载属于信号处理系统的周边电路部300R的ADC341及串行器342，再加上作为驱动脉冲产生器的定时产生器(TG)344以及作为电压产生电路的DCDC转换器(DCDC)345。

本第六实施方式的固体摄影装置100R中，装载定时产生器(TG)344及DCDC转换器(DCDC)345，例如外部驱动脉冲为φVsync(V触发脉冲)、φHsync(H触发脉冲)、φRST(重置脉冲)，电源为VDD、VSS，可以削减连接需要的接脚。

根据本第六实施方式，除了上述第五实施方式的效果，还可以得到以下的效果。

即，根据本第六实施方式，因为可以削减驱动接脚数，在第2基板120R上配置周边电路，具有可以应用于设置摄影机的必要条件中有组装尺寸、可连接电缆数、电缆长度、设置高度等限制的用途下使用的、例如监视摄影机、医疗内视镜摄影机等的电子机器的优点。

[第七实施方式]

图35是用以说明本发明第七实施方式的固体摄影装置的构成例的图。

本发明第七实施方式的固体摄影装置100S与上述第六实施方式的固体摄影装置100R的相异点如下。

本发明第七实施方式的固体摄影装置100S，在第2基板120S中，除了装载属于信号处理系统的周边电路部300S的ADC341及串行器342、定时产生器(TG)344、DCDC转换器(DCDC)345，还装载存储器346。

而且，本第七实施方式的固体摄影装置100S，藉由以开关使电源作用，共享驱动脉冲与输出信号脉冲端子PIN1、PIN2。

[实现共享驱动脉冲与输出信号脉冲端子的构成例]

在此，本第七实施方式的固体摄影装置100S中，说明关于实现共享驱动脉冲与输出信号脉冲端子PIN1、PIN2的构成例。

图36是表示本第七实施方式的固体摄影装置100S中，实现共享驱动脉冲与输出信号脉冲端子的构成例图。

图36中，抽出第2基板120S中的驱动脉冲及输出信号脉冲端子的共享电路350。

另外，包含摄影器件部200S的输出部、未图标的驱动系统等，表示为传感器内核260(Sensor Core)。

图36的第2基板120S中，形成主时钟端子PMC、输入输出端子PIN1、PIN2。

图36的共享电路350，具有差动输出电路351、寄存器控制器(Register Controller)352以及开关SW1～SW4。

此共享电路350，以寄存器控制线LRGC和数据输出线LDO共有输入输出端子PIN1与PIN2。共享电路350，以开关SW1～SW4进行其转换。

共享电路350中，差动输出电路351的输入部连接至串行器342的输出部，差动输出电路351的正侧输出部经由开关SW1连接至输入输出端子PIN1，负侧输出部经由开关SW2连接至输入输出端子PIN2。

寄存器控制器352的第1输入输出端子T1经由开关SW3连接至输入输出端子PIN1，第2输入输出端子T2经由开关SW4连接至输入输出端子PIN2。

接着，关联第37～39图，说明共享电路的动作例。

图37是用以说明本第七实施方式的共享电路的寄存器控制模式时的动作图。

图38是用以说明本第七实施方式的共享电路在图像数据流模式时的动作图。

图39是用以说明本第七实施方式的共享电路在寄存器控制模式时及图像数据流模式时的动作的时序图。

图39(A)表示电源电压VDD/VAA，图39(B)表示基准时钟(主时钟)MCLK，图39(C)表示输入输出端子PIN1的信号，图39(D)表示输入输出端子PIN2的信号。

电源接通后，电源重置(Power On Reset)之后，如图37所示，开关SW3、SW4为ON(通)，成为寄存器控制模式(Register Control Mode)。

在此情况下，使用输入输出端子PIN1、PIN2改写寄存器，进行传感器(Sensor)的设定。之后，进行转换传感器至影像输出模式的寄存器设定，如图34所示，使开关SW3、SW4为OFF(断)，使开关SW1、SW2为ON(通)，结束寄存器控制模式。

图像数据流模式(Image Data Streaming Mode)中，如图38所示，开关SW1、SW2为ON(通)，开关SW3、SW4为OFF(断)，将对多个位的图像数据以串行器(SERIALIZER)实施并行串行转换得到的数据以差动输入输出电路351驱动，从输入输出端子PIN1、PIN2输出。

固体摄影装置100Q中，如图39所示，以电源重置接通电源后重置系统，成为寄存器控制模式，从外部实施内部脉冲的相位调整等直到模式结束。

接受模式结束命令后，成为图像数据流模式，将对多个位的图像数据以串行器(SERIALIZER)342从并行数据转换为串行数据的并行串行转换得到的数据以差动输入输出电路351驱动，并从输入输出端子(控制接脚)PIN1、PIN2输出。

如此，本第七实施方式中，例如统合并行串行输出信号接脚，以输出接脚数为1系统。另外，共享接脚驱动脉冲输入接脚与输出信号用接脚，将外部驱动脉冲作为φMCLK(基准时钟)，输出及控制接脚(PIN1及PIN2)，可以进一步削减驱动需要的接脚。

根据本第七实施方式，除了与上述第六实施方式同样的效果，还可以得到以下的效果。

即，根据本第七实施方式，因为可以进一步削减驱动接脚数，在第2基板120S上配置周边电路，具有可以应用于在设置摄影机的必要条件中有组装尺寸、可连接电缆数、电缆长度、设置高度等限制的用途下使用的例如监视摄影机、医疗内视镜摄影机等的电子机器的优点。

[第八实施方式]

图40是用以说明本发明第八实施方式的固体摄影装置的构成例的图。

本第八实施方式的固体摄影装置100T，与上述的第一～七实施方式的固体摄影装置100、100A～100S的相异点如下。

本发明第八实施方式的固体摄影装置100T，在第1基板110T上配置的感光部210T分割为多个，以分割的感光部210-00～210-03、210-10～210-13、210-20～210-23为单位，经由分割的中继部230-00～230-03、230-10～230-13、230-20～230-23，连接至在第2基板120T上分割配置的对应周边电路部300-00～300-03、300-10～210-13、300-20～300-23。

另外，图40中，虽然表示将分割的感光部及对应此的周边电路部配置为3行4列的矩阵状的示例，但这是为了容易理解而简化的，本发明不限于此构成。

根据具有如此构成的第八实施方式的固体摄影装置100T，得到与上述第一到七实施方式的固体摄影装置100、100A～100S相同的效果，当然可以实现超薄型的多摄影机模块。

以上说明的固体摄影装置100、100A～100T，作为摄影装置可以应用至数字摄影机、影像摄影机、行动终端或监视摄影机、医疗用内视镜摄影机等的电子机器。

[第九实施方式]

图41是表示装载应用本实施方式的固体摄影装置的摄影系统的电子机器的构成的一示例图。

本电子机器600，如图41所示，具有可应用本实施方式的固体摄影装置100、100A～100T的本发明的CCD/CMOS叠层型固体摄影装置610。

另外，电子机器600，具有引导入射光至此CCD/CMOS叠层型固体摄影装置610的像素区域(成像拍摄物像)的光学系统(镜头等)620。

电子机器600，具有处理CCD/CMOS叠层型固体摄影装置610的输出信号的信号处理电路(PRC)630。

信号处理电路630，对CCD/CMOS叠层型固体摄影装置610的输出信号，施行既定的信号处理。

信号处理电路630处理后的影像信号，在液晶表示器等构成的监视器上映出作为动态图像显示，或是也可以输出至打印机，还可以是直接记录至存储卡等的记录介质等，可以是各种形态。

如上述，作为CCD/CMOS叠层型固体摄影装置610，藉由装载上述的固体摄影装置100、100A～100T，能够提供高性能、小型、低成本的摄影系统。

而且，可以实现在设置摄影机的必要条件中有组装尺寸、可连接电缆数、电缆长度、设置高度等限制用途下使用的例如监视摄影机、医疗内视镜摄影机等的电子机器。

符号的说明

100、100A～100T～固体摄影装置；

110、110A～110T～第1基板；

120、120A～120T～第2基板；

140～贯通孔(TSV)；

200～摄影器件部；

210～感光部(摄影部)；

211～像素部；

212、212-1～212-4～电荷转送部(垂直转送部、VCCD)；

213-1～213-4～输出端部；

230、230A～230I～中继部；

231、231-1、231-4～连接部；

232～缓冲放大部；

233～AC结合部；

234～电压(V)-电流(I)转换电路；

235～M位ADC；

236～N位ADC；

237～放大器(第2放大部)；

238～反馈型放大器；

240～源极跟随器电路；

241～放大部；

242～电流源部；

TI240～输出端；

TO240～输出端；

250～中继选择部；

260～传感器内核(Sensor Core)；

300～周边电路部；

310～ADC；

320～数字存储器；

330～逻辑电路；

341～ADC：

342～串行器；

343～存储器；

344～定时产生器(TG)；

345～DCDC转换器(DCDC)；

346～存储器；

350～共享电路；

351～差动输出电路；

352～寄存器控制器(Register Controller)；

SW1～SW4～开关；

400～信号处理部(信号处理以及电源部)；

410～FPGA、TG；

420～图像处理电路(图像处理IC)；

430～电源电路(电源IC)；

600～电子机器；

610～CCD/CMOS叠层型固体摄影装置；

620～光学系统；

630～信号处理电路(PRC)。