固态成像器件和电子装置的制作方法

本发明涉及固态成像器件和电子装置，并且更具体地涉及能够抑制灵敏度的下降的固态成像器件和电子装置。

背景技术：

非专利文献1提出了一种固态成像器件，该固态成像器件在像素中包括电流源以及作为核心的包括两个晶体管的比较器，输出比较结果，并在像素外部的列的计数器中执行模数(analog-to-digital，a/d)转换。

引用列表

非专利文献

非专利文献1：meng-tingchung,et.al,"a0.5vpwmcmosimagerwith82dbdynamicrangeand0.055％fixed-pattern-noise,"jssc,ieeevol.48pp.2522-2530

技术实现要素：

技术问题

然而，在非专利文献1所述的方案中，由于比较结果是针对每列检测的，所以需要执行针对每条线进行曝光和扫描的线序曝光(line-sequentialexposure)。因此，存在线序曝光导致灵敏度下降的问题。

问题的解决方案

根据本发明的一个方面的固态成像器件针对每个像素包括：比较单元，其对电流和参考电流进行比较并且使如下信号返回至在生成所述电流时的源极侧，所述信号使用当所述电流与所述参考电流相等时被反转的比较结果，其中，所述电流是基于作为电源线和接地线中的一者的第一电位线，由通过接收入射到像素上的光并且进行光电转换产生的电压而生成的，所述参考电流是基于作为所述电源线和所述接地线中的另一者的第二电位线生成的并且由被参照用来与所述电流进行比较的参考信号的电压转换而成；以及存储单元，其存储所述比较单元的所述比较结果被反转时的信号作为数字值。

所述比较单元可包括具有串联地连接的第一晶体管和第二晶体管的反相电路，所述第一晶体管用于转换将被输入的所述像素信号的电压并生成电流，且所述第二晶体管用于转换将被输入的所述参考信号的电压并生成所述参考电流。

所述比较单元还可包括逻辑电路，所述逻辑电路在所述反相电路的比较开始时返回低电平作为使用所述比较结果的信号，并且在所述比较单元的所述比较结果被反转时返回高电平作为使用所述比较结果的信号。

所述比较单元还可包括正反馈电路，所述正反馈电路提高所述比较结果的信号被反转时的转变速度。

所述固态成像器件还包括针对每个像素设置的传输栅极，所述传输栅极传输来自所述光电转换单元的信号。

所述存储单元是动态锁存器。

所述存储单元是静态锁存器。

所述第一晶体管由nmos(负沟道mos(金属氧化物半导体))构成，且所述第二晶体管由pmos(正沟道mos)构成。

所述第一晶体管由pmos(正沟道mos)构成，且所述第二晶体管由nmos(负沟道mos)构成。

当所述空穴被假定为电荷时，所述正反馈电路的极性与电子被假定为电荷的情况下的极性相反。

所述固态成像器件由多个半导体基板构成。

根据本发明的一个方面的电子装置包括：固态成像器件，其针对每个像素设置有比较单元和存储单元，所述比较单元对电流和参考电流进行比较并且使如下信号返回至在生成所述电流时的源极侧，所述信号使用当所述电流与所述参考电流相等时被反转的比较结果，其中，所述电流是基于作为电源线和接地线中的一者的第一电位线，由通过接收入射到像素上的光并且进行光电转换产生的电压而生成的，所述参考电流是基于作为所述电源线和所述接地线中的另一者的第二电位线生成的并且由被参照用来与所述电流进行比较的参考信号的电压转换而成，所述存储单元存储所述比较单元的所述比较结果被反转时的信号作为数字值；信号处理单元，其对从所述固态成像器件输出的输出信号进行处理；以及光学系统，其将入射光输入至所述固态成像器件。

在本发明的一个方面中，针对每个像素，接收入射在像素上的光，执行光电转换以生成电压，将根据作为电源线和接地线中的一者的第一电位线由所述电压生成的电流与参考电流进行比较，并使如下信号返回至在生成所述电流时的源极侧，所述信号使用当所述电流与所述参考电流相等时被反转的比较结果，其中，所述参考电流是根据作为所述电源线和所述接地线中的另一者的第二电位线生成的并且由被参照用来与所述电流进行比较的参考信号的电压转换而成。然后，存储所述比较单元的所述比较结果被反转时的信号作为数字值。

本发明的有益效果

根据本发明，能够抑制灵敏度的下降。

应当注意，本说明书中说明的效果仅是示例性的。本发明的效果不限于说明书中说明的效果，且还可以提供附加的效果。

附图说明

图1是示出了应用了本发明的固态成像器件的示意性构造示例的框图。

图2是示出了像素的构造示例的框图。

图3是示出了比较器的详细构造示例的框图。

图4是示出了像素的第一实施例的电路图。

图5是用于说明根据第一实施例的像素的操作的时序图。

图6是示出了比较器的详细构造示例的框图。

图7是示出了像素的第二实施例的电路图。

图8是用于说明根据第二实施例的像素的操作的时序图。

图9是示出了像素的第三实施例的电路图。

图10是用于说明根据第三实施例的像素的操作的时序图。

图11是示出了像素的第四实施例的电路图。

图12是用于说明根据第四实施例的像素的操作的时序图。

图13是示出了锁存单元的电路构造的电路图。

图14是示出了像素的第五实施例的电路图。

图15是用于说明根据第五实施例的像素的操作的时序图。

图16是示出了像素的第六实施例的电路图。

图17是用于说明根据第六实施例的像素的操作的时序图。

图18是用于说明由两个半导体基板构成的示例的示图。

图19是用于说明由两个半导体基板构成的示例的示图。

图20是用于说明由两个半导体基板构成的示例的示图。

图21是用于说明由三个半导体基板构成的示例的示图。

图22是用于说明由三个半导体基板构成的示例的示图。

图23是用于说明锁存电路的输出控制的示图。

图24是用于说明锁存电路的输出控制的操作的时序图。

图25是示出了sa核心的构造示例的框图。

图26是示出了图像传感器的应用示例的示图。

图27是示出了作为根据本发明的电子装置的成像装置的构造示例的框图。

具体实施方式

在下文中，将对实施本发明的方式(在下文中，被称为实施例)进行说明。应当注意，将按照下列顺序进行说明。

1.固态成像器件的示意性构造示例

2.比较器的第一实施例

3.像素单元的第一实施例

4.比较器的第二实施例

5.像素单元的第二实施例

6.像素单元的第三实施例

7.像素单元的第四实施例

8.锁存单元的第二实施例

9.像素单元的第五实施例

10.像素单元的第六实施例

11.多基板构造的第一实施例

12.多基板构造的第二实施例

13.锁存电路的输出控制示例

14.图像传感器的应用示例

15.电子装置的应用示例

<1.固态成像器件的示意性构造示例>

图1示出了根据本发明的固态成像器件的示意性构造。

图1的固态成像器件1包括作为半导体的像素阵列单元22，在像素阵列单元22中，像素21以二维阵列的方式布置在例如使用硅(si)的半导体基板11上。在半导体基板11的像素阵列单元22的外围形成有像素驱动电路23、d/a转换器(dac)24、垂直驱动电路25、感测放大器单元26、输出单元27、时序产生电路28和计数器29。

如图2所示，各像素(在下文中，还被称为像素单元)21在内部包括像素电路41和adc42。像素电路41包括如下光电转换单元，该光电转换单元产生并累积与接收的光量相对应的电荷信号并且将在光电转换单元中获得的模拟像素信号sig输出至adc42。adc42将从像素电路41提供的模拟像素信号sig转换成数字信号。

adc(ad转换器)42由比较器51和锁存单元52构成。比较器51将从dac24提供的参考信号ref与像素信号sig进行比较，并输出作为表示比较结果的信号的输出信号vco。当参考信号ref和像素信号sig相同(在电流方面)时，比较器51使输出信号vco反转。

表示当前时间的编码值bitxn(n＝1至n的整数)作为输入信号被输入至锁存单元52。在锁存单元52中，比较器51的输出信号vco反转时的编码值bitxn被保持并随后被读出作为输出信号coln。在这种构造下，从adc42输出通过将模拟像素信号sig数字化为n位而获得的数字值。

图1的像素驱动电路23驱动像素21中的像素电路41和比较器51。dac24产生参考信号ref(其是具有随着时间的推移而递减的电平(电压)的斜坡信号)，并接着将参考信号ref提供至每个像素21。垂直驱动电路25基于从时序产生电路28提供的时序信号以预定的次序将在像素21中产生的数字像素信号sig输出至感测放大器单元26。从像素21输出的数字像素信号sig被感测放大器单元26放大，并接着从输出单元27被输出至固态成像器件1的外部。输出单元27根据需要执行诸如用于校正黑电平的黑电平校正处理和相关双采样(correlateddoublesampling，cds)处理等预定处理，并接着将获得的信号输出至外部。计数器29执行计数并将计数器信号发送至像素21。

时序产生电路28由产生各种时序信号的时序产生器等构成，并且将所产生的时序信号提供至像素驱动电路23、dac24和垂直驱动电路25等。

固态成像器件1能够如上所述地进行构造。应当注意，构成固态成像器件1的所有电路如上面图1所述地形成在一个半导体基板11上，但是，如后所述，还可以设置如下构造：构成固态成像器件1的电路分离地布置在多个半导体基板11上。

<2.比较器的第一实施例>

图3是示出了比较器51的详细构造示例的框图。

比较器51由电流比较单元61和反馈单元62构成。

电流比较单元61是反相电路。电流比较单元61将电源线与接地线之间的由像素信号sig的电压转换而成的电流与由被参照用来与该电流进行比较的参考信号ref的电压转换而成的参考电流进行比较，并将比较结果输出至反馈单元62。当电流相同时，比较结果被反转。

反馈单元62是这样的逻辑电路：其将使用电流比较单元61的比较结果的信号返回(反馈)至电流比较单元61中的电源线和接地线之中的像素信号sig侧的电位线。在电流比较单元61的比较开始时，反馈单元62返回作为使用比较结果的信号的低电平。当电流比较单元61的比较结果被反转时，反馈单元62返回作为使用比较结果的信号的高电平。在这种构造下，反馈单元62能够扫描参考信号ref的电位。换言之，反馈单元62能够使电流比较单元61进入备用状态。

<3.像素单元的第一实施例>

图4是示出了图3的比较器51的情况下的像素单元21的详细电路构造的电路图。

像素单元21由像素电路41、复位晶体管72、比较器51和锁存单元52构成。

比较器51的电流比较单元61由晶体管81和82构成。晶体管81由正沟道mos(pmos)晶体管构成。晶体管82由负沟道mos(nmos)晶体管构成。

像素电路41的阳极接地，且像素电路41的阴极连接至复位晶体管72的源极和晶体管82的栅极。dac24将基于电源电压vdd的电压输出至晶体管81。

从dac24产生并输出的参考信号ref被输出至晶体管81的栅极。从像素21内的像素电路41输出的像素信号sig被输出至晶体管82的栅极。换言之，晶体管81转换来自dac24的基于电源电压vdd的电压并产生电流。晶体管82转换来自像素21内的像素电路41的电压并产生电流。

晶体管81的源极连接至电源电压vdd。晶体管81的漏极连接至复位晶体管72的漏极、晶体管82的漏极与电流控制单元61的连接点。晶体管81的漏极与晶体管82的漏极的连接点成为电流比较单元61的输出端子并且连接至反馈单元62。另外，晶体管82的漏极连接至构成反馈单元62的反相器92。

反馈单元62由反相器91和反相器92构成。反相器91接收电流比较单元61的比较结果信号并将反相信号作为输出信号vco输出至锁存单元52。另外，反相器91还将反相信号输出至反相器92。为了电流比较单元61中的备用控制(standbycontrol)，反相器92输入来自反相器91的信号并将反相信号输出(反馈)至晶体管82的源极。

复位信号xrst被输入至复位晶体管72的栅极。复位晶体管72的源极连接至像素电路41，且像素电路41的漏极连接至晶体管81的漏极与晶体管82的漏极的连接点。

锁存单元52例如由动态锁存器构成。在锁存单元52中，设置有与作为ad转换的位数的n位相对应的n个锁存电路(数据存储单元)101-1至101-n。应当注意，在下文中，在不需要特别地区分n个锁存电路101-1至101-n的情况下，将锁存电路101-1至101-n简述为锁存电路101。应当注意，从cds电路的角度来说，在最终执行n位转换的情况下，可以设置包括n+1个锁存器的电路。

每个锁存电路101由晶体管111至113和锁存信号输出线114构成。比较器51的输出信号vco被输入至n个锁存电路101-1至101-n的晶体管111的栅极。

被输入输出信号vco的晶体管111的漏极连接至锁存信号输出线114。被输入控制信号word的晶体管112的漏极也连接至相同的锁存信号输出线114。晶体管111的源极连接至到地面的浮动单元与晶体管113的栅极的连接点。晶体管113的漏极连接至晶体管112的源极且晶体管113的源极接地。

表示当前时间的0或1的编码输入信号(编码值)bitxn被输入至第n位的锁存电路101-n。编码输入信号bitxn是诸如格雷码(graycode)等的位信号。数据latn被存储在锁存电路101-n中。数据latn是比较器51的输出信号vco(其被输入至晶体管111的栅极)被反转时的数据。

用于读取的控制信号word被输入至第n位的锁存电路101-n的晶体管112的栅极。当用于第n位的锁存电路101-n的读取时序到来时，控制信号word变为hi(高)，且第n位的锁存信号(编码输出信号)coln被从锁存信号输出线114输出。

锁存单元52如上所述地构造，因此，adc42能够作为集成型ad转换器进行操作。

图5是示出了图4的像素单元21在一个垂直信号间隔(1v)内的操作的时序图。

在时序t00处，输入复位信号xrst，通过复位晶体管72来复位像素电路41，并且对像素单元21进行初始化。此时，由晶体管81(pmos)和晶体管82(nmos)构成的电流比较单元61的阀值的变化被存储在像素电路41(pd)的阴极侧。应当注意，在图4的示例的情况下，由于没有传输栅极，所以阀值的变化被存储在pd中。然而，在存在传输栅极的情况下，阀值的变化被存储在浮动扩散部(fd)中。

接下来，在时序t01处，将用于参考的电流id减小至低于像素复位时的电流。接下来，操作外部的计数器29，并且将编码输入信号(编码值)bitxn提供至锁存信号输出线114。同时，增大用于参考的电流id，使得当用于参考的电流id达到初始电流值时，计数器的值变为零。换言之，在图5的示例中，参考信号ref是其电压被控制成使得用于比较的参考电流随时间的推移单调递增的参考电流。

此时，在像素电路41内的光电二极管受光的情况下，光电二极管的栅极电压被减小至低于复位时的电压，且获得的电流ipix如图5的点划线所示地逐渐地减小。当晶体管81(pmos)和晶体管82(nmos)的电流值变得彼此相等时(时序t02)，输出信号vco被反转(变化至low)。在光电二极管不受光的情况下，电流ipix保持如虚线所示的相同值不变，并且最终被反转。

当输出信号vco被反转时，将输出信号vco被反转时的数据latn存储在锁存单元52的锁存电路101-n(n＝1至n)中。此时，由于输出信号vco的反转，反相器92使输出信号vco(h)返回至晶体管82(nmos)的源极。

换言之，电流比较单元61在电流id<电流ipix的状态下开始比较。在电流id<电流ipix的情况下，反馈单元62使输出信号vco(l)返回至晶体管82(nmos)的源极。当电流比较单元61的比较结果处于电流id≥电流ipix的状态时，反馈单元62使输出信号vco(h)返回至晶体管82(nmos)的源极。

因此，当从反相器92提供输出信号vco(h)时，晶体管82(nmos)的源极部分被从接地(gnd)提升至电源且电流的流动受到抑制，使得电流比较单元61进入备用状态。这能够实现低的电力消耗。

应当注意，这些操作对所有像素同时进行以作为全局快门功能。与针对每条线的a/d转换相比，这能够抑制灵敏度的下降。

在写入输出信号vco之后，在信号读取时段内，用于读取的控制信号word被输入至锁存电路101的晶体管112的栅极。当读取时序t03到来时，控制信号word变为hi，且因此，第n条线的锁存信号(编码输出信号)col被从锁存信号输出线114输出。

<4.比较器的第二实施例>

图6是示出了比较器51的详细构造示例的框图。

就包括电流比较单元61和反馈单元62而言，图6的比较器51与图3的比较器51相同。图6的比较器51与图3的比较器51的不同之处在于添加有作为用于使输出的转变加速的电路的正反馈电路(positivefeedbackcircuit，pfb)121。

<5.像素单元的第二实施例>

图7是示出了图6的比较器51的情况下的像素单元21的详细电路构造的电路图。

就包括像素电路41、复位晶体管72、比较器51和锁存单元52而言，图7的像素单元21与图4的像素单元21相同。图7的像素单元21与图4的像素单元21不同之处在于，正反馈电路121被添加至比较单元51。

正反馈电路121由四个晶体管141至144构成。这里，晶体管141和142均由pmos晶体管构成，且晶体管143和144均由nmos晶体管构成。

晶体管81的漏极与晶体管82的漏极的连接点被设定为电流比较单元61的输出端子，并且连接至正反馈电路121内的晶体管141的漏极和晶体管144的栅极。

晶体管141和142的源极连接至电源电压vdd。晶体管141的栅极连接至晶体管142的漏极、晶体管143的漏极和反馈单元62的反相器91。初始化信号xini被输入至晶体管142的栅极。晶体管143的源极连接至晶体管144的漏极。初始化信号ini2被输入至晶体管143的栅极。晶体管144的源极接地。

将参考图8的时序图说明如上所述地构造的像素单元21(特别地，正反馈电路121)的操作。在图8的示例中，示出了一个垂直信号间隔(1v)内的时序图。

在时序t10处，输入复位信号xrst，通过复位晶体管72来对像素电路41进行复位，并且对像素单元21进行初始化。此时，由晶体管81(pmos)和晶体管82(nmos)构成的电流比较单元61的阀值的变化被存储在像素电路41(pd)的阴极侧。

当对像素电路41进行复位时，同时通过初始化信号xini和初始化信号ini2来对正反馈电路121进行初始化。在时序t10完成对像素电路41的复位之后，在时序t11取消初始化信号ini2。随后，取消初始化信号ini，且操作准备完成。应当注意，此时，当pmos晶体管142通过low初始化信号xini被导通时，nmos晶体管143通过low初始化信号ini2被截止。因此，可以切断自正反馈电路121的晶体管142向晶体管144流动的电流。

如同在图4的情况下，在时序t11处，用于参考的电流id被减小至低于像素复位时的电流。接下来，操作外部的计数器29，并且将编码输入信号(编码值)bitxn提供至锁存信号输出线114。同时，增大用于参考的电流id，使得当用于参考的电流id达到初始电流值时，计数器值的值变为零。

此时，在像素电路41内的光电二极管受光的情况下，光电二极管的栅极电压被减小至低于复位时的电压，且获得的电流ipix如图8的点划线所示地变化。

另外，此时，在正反馈电路121中，pmos晶体管141也在取消初始化之后由于初始化信号xini而处于截止状态。由于电流ipix>电流id，所以nmos晶体管144的输入接近于gnd(接地)并且处于截止状态。光电二极管受光中，电流ipix＝id，且输出电压从gnd(接地)提升。此时，nmos晶体管144被导通，且作为pmos晶体管141的电源附近的电位的输入电压降低。同时，用于输入的pmos晶体管141导通，且将nmos晶体管144的输入栅极的电位进一步提升至电源侧。换言之，nmos晶体管144的输入栅极的电位比图5的示例的情况更急剧地提升。

以此方式，进行用于增大输出信号vco被反转时的转变速度的正反馈。随后，当晶体管81(pmos)和晶体管82(nmos)的电流值变得彼此相等时(时序t02)，输出信号vco被反转(变化至low)。在光电二极管不受光的情况下，电流ipix保持如虚线所示的相同值不变，并且最终被反转。

当输出信号vco被反转时，将输出信号vco被反转时的数据latn存储在锁存单元52的锁存电路101-n(n＝1至n)中。此时，由于输出信号vco的反转，反相器92使输出信号vco(h)返回至晶体管82(nmos)的源极。应当注意，这部分的细节类似于图5的示例，因此，将省略对这些细节的说明。

因此，当从反相器92提供输出信号vco(h)时，晶体管82(nmos)的源极部分被从接地(gnd)提升至电源且电流的流动受到抑制，使得电流比较单元61进入备用状态。这能够实现低的电力消耗。应当注意，这些操作是对所有像素同时地进行的，并且由此变成全局快门操作。

此后，在写入输出信号vco之后，时序t13及之后的操作(随后的操作)类似于图5的示例的情况下的时序t03及之后的操作，且因此，将省略对这些操作的说明而不再重复。

<6.像素单元的第三实施例>

图9是示出了在图3的比较器51的情况下的像素单元21的详细电路构造的电路图。

就包括像素电路41、复位晶体管72、比较器51和锁存单元52而言，图9的像素单元21与图4的像素单元21相同。图9的像素单元21与图4的像素单元21不同之处在于添加有传输栅极151。

换言之，通过控制信号tg传输信号的传输栅极151的源极连接至像素电路41的阴极侧。复位晶体管72的源极和晶体管82的栅极连接至传输栅极151的漏极。

将参考图10的时序图说明如上所述地构造的像素单元21(特别地，传输栅极151)的操作。在图10的示例中，示出了一个垂直信号间隔(1v)内的时序图。

在时序t20处，输入复位信号xrst，通过复位晶体管72来对像素电路41进行复位，并且对像素单元21进行初始化。此时，由晶体管81(pmos)和晶体管82(nmos)构成的电流比较单元61的阀值的变化被存储在形成在传输栅极151的漏极、复位晶体管72的源极与晶体管82的栅极之间的连接点处的fd中。

接下来，在时序t21处，将用于参考的电流id减小至低于像素复位时的电流。接下来，操作外部的计数器29，并且将编码输入信号(编码值)bitxn提供至锁存信号输出线114。将控制信号tg输入至传输栅极151，并且使传输栅极151导通。在传输之后，用于参考的电流id增大。在传输期间像素电路41内的光电二极管受光的情况下，光电二极管的栅极电压被减小至低于复位时的电压，并且在传输之后被进一步减小并随后被固定。获得的电流ipix如图10的点划线所示地变化。随后，当晶体管81(pmos)和晶体管82(nmos)的电流值变得彼此相等时(时序t02)，输出信号vco被反转(变化至low)。在光电二极管不受光的情况下，电流ipix在传输过程中如虚线所示地上升，但是电流ipix在传输之后保持相同的值不变，并且最终被反转。

当输出信号vco被反转时，将输出信号vco被反转时的数据latn存储在锁存单元52的锁存电路101-n(n＝1至n)中。此时，由于输出信号vco的反转，反相器92使输出信号vco(h)返回至晶体管82(nmos)的源极。

由于从反相器92提供输出信号vco，所以晶体管82(nmos)的源极部分被从接地(gnd)提升至电源且电流的流动受到抑制，使得电流比较单元61进入备用状态。这能够实现低的电力消耗。应当注意，这些操作是对所有像素同时地进行的，并且因此变成全局快门操作。

此后，在写入输出信号vco之后，时序t23及之后的操作(随后的操作)类似于图5的示例的情况下的时序t03及之后的操作，且因此，将省略对这些操作的说明而不再重复。

在如上所述地设置传输栅极的情况下，由于添加有控制信号tg，所以电流ipix不随时间变化，并且在传输之后被固定。

<7.像素单元的第四实施例>

图11是示出了图6的比较器51的情况下的像素单元21的详细电路构造的电路图。

就包括像素电路41、复位晶体管72、比较器51、锁存单元52和正反馈电路121而言，图11的像素单元21与图7的像素单元21相同。图11的像素单元21与图7的像素单元21不同之处在于，添加有参考图9说明的传输栅极151。

换言之，通过控制信号tg传输信号的传输栅极151的源极连接至像素电路41的阴极侧。复位晶体管72的源极和晶体管82的栅极连接至传输栅极151的漏极。

将参考图12的时序图说明如上所述地构造的像素单元21(特别地，正反馈电路121和传输栅极151)的操作。在图12的示例中，示出了一个垂直信号间隔(1v)内的时序图。

在时序t30处，输入复位信号xrst，通过复位晶体管72来对像素电路41进行复位，并且对像素单元21进行初始化。此时，由晶体管81(pmos)和晶体管82(nmos)构成的电流比较单元61的阀值的变化被存储在形成在传输栅极151的漏极、复位晶体管72的源极与晶体管82的栅极之间的连接点处的fd中。

当对像素电路41进行复位时，同时通过初始化信号xini和初始化信号ini2来对正反馈电路121进行初始化。在时序t30处完成对像素电路41的复位之后，在时序t31处取消初始化信号ini2。随后，取消初始化信号ini，且操作准备完成。

另外，在时序t31处，将用于参考的电流id减小至低于像素复位时的电流。接下来，在取消初始化信号xini之后，将控制信号tg输入至传输栅极151，并且使传输栅极151导通。在传输之后，增大用于参考的电流id。同时，操作外部的计数器29，并且将编码输入信号(编码值)bitxn提供至锁存信号输出线114。这里，在传输期间像素电路41内的光电二极管受光的情况下，光电二极管的栅极电压被减小至低于复位时的电压，在传输之后被进一步减小并随后被固定。获得的电流ipix如图10的点划线所示地变化。随后，当晶体管81(pmos)和晶体管82(nmos)的电流值变得彼此相等时(时序t02)，输出信号vco被反转(变化至low)。在光电二极管不受光的情况下，电流ipix在传输过程中如虚线所示地上升，但是电流ipix在传输之后保持相同的值不变，并且最终被反转。

当输出信号vco被反转时，在锁存单元52的锁存电路101-n(n＝1至n)中，存储输出信号vco被反转时的数据latn。此时，由于输出信号vco的反转，反相器92使输出信号vco(h)返回至晶体管82(nmos)的源极。应当注意，该部分的细节类似于图5的示例，并且因此将省略对它们的说明。

当从反相器92提供输出信号vco，晶体管82(nmos)的源极部分被从接地(gnd)提升至电源且电流的流动受到抑制，使得电流比较单元61进入备用状态。这能够实现低的电力消耗。应当注意，这些操作作为全局快门功能对所有像素同时地进行。

此后，在写入输出信号vco之后，时序t33及之后的操作(随后的操作)类似于图5的示例的情况下的时序t03及之后的操作，且因此，将省略对这些操作的说明而不再重复。

在如上所述地设置传输栅极的情况下，由于添加有控制信号tg，所以电流ipix不随时间变化，并且在传输之后被固定。

应当注意，尽管上面已经说明了锁存单元52由动态锁存器(其由三个晶体管的dram构成)构成的示例，但是如后所述，锁存单元52也可由静态锁存器构成。

<8.锁存单元的第二实施例>

图13是示出了图2的锁存单元52的详细电路构造的电路图。

锁存单元52设置有包括与作为ad转换的位数的n位相对应的静态锁存器182-1至182-n的锁存电路171。

锁存电路171被构造成包括多路复用器181、静态锁存器182-1至182-n和锁存信号输出线183。应当注意，在下文中，在不需要特别地区分n个静态锁存器182-1至182-n的情况下，将静态锁存器182-1至182-n简述为静态锁存器182。

输出信号vco和控制信号word被输入至多路复用器181，且比较结果被输入至各个静态锁存器182。多路复用器181控制静态锁存器182的读取和写入，并且被构造成包括或非(nor)电路191、反相器192和反相器193。输出信号vco被输入至nor电路191，其与控制信号word的逻辑或(or)的逻辑非(not)被使用且被输出为xt，且被反相器192反转的值被输出为t。另外，输出信号vco被输出为xl，且被反相器193反转的值被输出为l。

当来自多路复用器181的信号为t＝on和l＝off时，在静态锁存器182中，从锁存信号输出线183写入(取入)信号。当来自多路复用器181的信号为t＝off和l＝on时，在静态锁存器182中，对信号进行翻转，并且存储从锁存信号输出线183写入的数据。当来自多路复用器181的信号为t＝on和l＝on时，在静态锁存器182中，从锁存信号输出线183读取存储的数据。当来自多路复用器181的信号为t＝on和l＝off时，在静态锁存器182中，阻抗变为high且这不会影响锁存信号输出线183。

如上所述，在锁存单元52由静态锁存器构成的情况下，在锁存单元52内执行读取和写入控制，且因此，在外部不需要感测放大器或计数器。

<9.像素单元的第五实施例>

图14是图6的比较器51的情况下的像素单元21的详细电路构造的电路图。

就包括像素电路41、复位晶体管72、比较器51和锁存单元52而言，图14的像素单元21与图7的像素单元21相同。与图7的像素单元21相比，在图14的像素单元21中，内部的晶体管具有相反的极性。应当注意，电流的方向和锁存单元52的构造分别与图7的示例的方向和构造相同，且因此，将省略对这些操作的说明而不再重复。

由于晶体管的极性相反，所以各个单元之间的连接以及比较器51的电流比较单元61、正反馈电路121和反馈单元62的构造不同于图7的构造。

比较器51的电流比较单元61由晶体管211和212构成。晶体管211由pmos晶体管构成。且晶体管212由nmos晶体管构成。

像素电路41的阴极连接至电压vdpix，且像素电路41的阳极连接至复位晶体管72的源极和晶体管211的栅极。dac24将接地的电源作为参考信号ref输出至晶体管212。应当注意，尽管电压vdpix在结构上与电源电压分离，但是电压vdpix可以与电源电压相同。

从像素21内的像素电路41输出的像素信号sig被输入至晶体管211的栅极。从dac24产生并输出的参考信号ref被输入至晶体管212的栅极。

晶体管211的源极连接至反馈单元62的反相器91与锁存电路101的晶体管111的栅极的连接点。晶体管211的漏极连接至复位晶体管72的漏极、晶体管82的源极与电流控制单元61的连接点。晶体管211的漏极与晶体管212的漏极的连接点成为电流比较单元61的输出端子，并且通过正反馈电路121连接至反馈单元62。另外，晶体管212的源极接地。

正反馈电路121由四个晶体管231至234构成。这里，晶体管231和232均由pmos晶体管构成，且晶体管233和234均由nmos晶体管构成。

晶体管211的漏极与晶体管212的源极的连接点被假定为电流比较单元61的输出端子，并且连接至正反馈电路121内的晶体管231的栅极和晶体管233的漏极。

晶体管231的源极连接至电源电压vdd。晶体管231的漏极连接至晶体管232的源极。初始化信号xini2被输入至晶体管232的栅极。晶体管232的漏极与晶体管233的栅极成为正反馈电路121的输出端子，并且连接至反馈单元62。晶体管233和晶体管234的源极均接地。初始化信号ini被输入至晶体管234的栅极。晶体管234的漏极连接在正反馈电路121的输出端子与反馈单元62的反相器91之间。

反馈单元62由反相器91构成，且从图7的示例中去除了反相器92。反相器91使从正反馈电路121输入的信号反转并将反相信号作为输出信号vco输出至锁存单元52。另外，为了电流比较单元61中的备用控制，反相器91将反相信号输出(反馈)至晶体管211的源极。

在图15的时序图中示出了如上所述地构造的像素单元21的操作。应当注意，图15的示例与图7的示例的不同之处仅在于：复位信号xrst被替换为复位信号rst，因此，high和low被反转；初始化信号xini被替换为初始化信号ini，因此，high和low被反转；且初始化信号ini2被替换为初始化信号xini2，high和low被反转。因此，图17的示例的操作与图7的示例的基本操作相同，且因此，将省略对这些操作的说明。

<10.像素单元的第六实施例>

图16是图6的比较器51的情况下的像素单元21的详细电路构造的电路图。

就包括像素电路41、复位晶体管72、比较器51和锁存单元52而言，图16的像素单元21与图7的像素单元21相同。在图16的像素单元21中，与图7的像素单元21相比，像素电路41为空穴累积型电路(例如，有机光电转换层)，比较单元51的正反馈电路121具有相反的极性，且电流反向地流动。应当注意，电流比较单元61、反馈单元62和锁存单元52的构造与图7的示例的构造相同，且因此，将省略对这些构造的说明而不再重复。

由于像素电路41为空穴累积型电路，所以正反馈电路121的构造不同于图7的构造。

与图14的示例类似，像素电路41的阴极连接至电压vdpix。像素电路41的阳极连接至复位晶体管72的源极和晶体管82的栅极。

正反馈电路121以与图14的正反馈电路121基本类似的方式由四个231至234构成。应当注意，将省略详细说明而不再重复。

在图17的时序图中示出了如上所述地构造的像素单元21的操作。应当注意，图17的示例与图7的示例的不同之处在于：初始化信号xini被替换为初始化信号ini，因此，high和low被反转；初始化信号ini2被替换为初始化信号xini2，因此，high和low被反转；且电流的方向相反。因此，图17的示例的操作与图7的示例的操作基本上相同，且因此，将省略对该操作的说明。

应当注意，由于像素电路41为空穴累积型电路，所以正反馈电路121的构造期望地具有相反的极性，但是也可以不具有相反的极性。

另外，由于电流的方向相反，所以执行如下驱动：首先，使比较用的电流ipix以小的量流动，接着在执行ad转换之前以大的量流动，随后减小电流ipix以使其变小。换言之，在图17的示例中，参考信号ref是其电压被增大使得用于比较的电流id随着时间推移单调递减的斜坡信号。因此，在图17的示例的情况下，电流比较单元61在电流id>电流ipix的状态下开始比较。在电流id>电流ipix的状态下，反馈单元62使输出信号vco(l)返回至晶体管82(nmos)的源极。当电流比较单元61的比较结果处于电流id≤电流ipix时，反馈单元62使输出信号vco(h)返回至晶体管82(nmos)的源极。

应当注意，如果设置有图18所示的构造，则图16的像素单元21的反馈单元62可由单个反相器构成，由此能够较少一个反相器。

如上所述，在本发明中，比较单元和存储单元是针对每个像素构造的。比较单元接收入射到像素上的光，执行光电转换以生成电压，将根据基于作为电源线和接地线中的一者的第一电位线由所述电压生成的电流与基于作为电源线和接地线中的另一者的第二电位线生成的并且由被参照以与电流进行比较的参考信号的电压转换而成的参考电流进行比较，并在生成所述电流时使如下信号返回至源极侧，所述信号使用当所述电流与所述参考电流相等时被反转的比较结果。存储单元存储所述比较单元的所述比较结果被反转时的信号作为数字值。

在这种构造下，根据本发明，能够获得全局快门操作的a/d转换信号，且因此，与针对每条线的写入相比，能够抑制灵敏度的下降。

另外，由于在信号反转之后获得了备用状态，所以在信号反转之后不使稳定电流流动，且因此，能够实现低的电力消耗。

<11.多基板构造的第一实施例>

在上述的说明中，固态成像器件1被描述为形成在单个半导体基板11上，但是也可以通过在多个半导体基板11上分离地形成电路来构造固态成像器件1。

图18是固态成像器件1由两个半导体基板11构成的情况的示意性横截面图。

上基板11a为背面照射型，其中，在与形成有配线层301的正表面侧相对的背表面侧形成有光电二极管302、滤色器303和片上透镜(on-chiplens，ocl)304等。

上基板11a的配线层301通过诸如cu-cu接合等接合技术附接至下层基板11c的正表面侧的配线层305。

例如，在上基板11a上至少形成有包括光电二极管302的像素电路41。在下基板11c上至少形成有包括一个或多个锁存电路101的锁存单元52。上基板11a和下基板11c例如通过诸如cu-cu等金属结合进行接合。

图19示出了形成在上基板11a和下基板11c中的每者上的电路构造的第一示例。

在上基板11a上至少形成有像素电路41。在下基板11c上至少形成有adc42(比较单元51和锁存单元52)的电路。

应当注意，图19的电路构造还可应用于上基板11a例如由诸如有机光电转换层等非硅材料制成的情况。

另外，尽管图19的电路构造是示出了图7的像素21的第二实施例的电路构造，但是图19的电路构造也可以是其它实施例的电路构造。例如，在电路构造包括如图9的像素21的第三实施例所示的传输栅极151的情况下，在上基板11a上也包括传输栅极151。

图20示出了形成在上基板11a和下基板11c中的每者上的电路构造的第二示例。

在上基板11a上至少形成有像素电路41以及adc42的比较单元51的电路。在下基板11c上至少形成有adc42的锁存单元52的电路。

在图20的示例的情况下，优选地将上基板11a上的像素电路41的光电二极管302的部分设定为背面照射型光接收单元。另外，对于下基板11c，如果通过专用的精细工艺来单独地制造锁存单元52的电路部分，则可以削减成本。

应当注意，尽管图20的示例的电路构造也是示出了图7的像素21的第二实施例的电路构造，但是图20的示例的电路构造还可以是其它实施例的电路构造。

<12.多基板构造的第二实施例>

图18至20是固态成像器件1由两个半导体基板11构成的示例，但是，固态成像器件1也可由三个半导体基板11构成。

图21示出了固态成像器件1由三个半导体基板11构成的示意性横截面图。

上基板11a为背面照射型，其中，在与形成有配线层301的正表面侧相对的背表面侧形成有光电二极管302、滤色器303和ocl304等。

上基板11a的配线层301通过cu-cu接合附接至中间基板11b的正表面侧的配线层305。

中间基板11b和下基板11c通过形成在下基板11c的正表面侧的配线层312与中间基板11b的连接配线311的cu-cu接合被附接在一起。中间基板11b的连接配线311通过贯通电极313连接至中间基板11b的正表面侧的配线层305。

在图21的示例中，尽管中间基板11b的正表面侧的配线层305以面对上基板11a的配线层301的方式接合，但是可以上下颠倒中间基板11b，使得中间基板11b的配线层305以面对下基板11c的配线层312的方式接合

图22示出了形成在上基板11a和下基板11c的每者上的电路构造的示例。

在上基板11a上至少形成有像素电路41。在中间基板11b上至少形成有adc42的比较单元51的电路。在下基板11c上至少形成有adc42的锁存单元52的电路。

图22的电路构造是结合有图19的电路构造和图20的电路构造的优点的构造。换言之，可以通过采用针对各部件的结构的最佳工艺分离地制造上基板11a上的包括不由硅制成的高灵敏的光接收元件的像素电路41、中间基板11b上的根据本发明的比较单元51以及下基板11c上的锁存单元52。例如，cu-cu接合技术例如适用于各端子的附接。

应当注意，尽管图22的电路构造是示出了图7的像素21的第二实施例的电路构造，但是图22的电路构造也可以是其它实施例的电路构造。例如，在电路构造包括如图9的像素21的第三实施例所示的传输栅极151的情况下，在上基板11a上也包括传输栅极151。

应当注意，上述的在半导体基板上的分离制造是示例，且还可以在其它构造上执行分离制造。

<13.锁存电路的输出控制示例>

接下来，将对锁存单元52的n个锁存电路101-1至101-n的锁存信号coln的读取控制进行说明。

图23是关于各像素21内的锁存单元52和感测放大器单元26的读取控制的电路图。省略了对写入控制的电路的图示。

如图23所示，锁存单元52的n个锁存电路101中的每者经由锁存信号输出线114连接至感测放大器单元26的sa核心(感测放大器核心电路)471。

在锁存电路101与sa核心471之间布置有电容器475，电容器475连接至锁存信号输出线114和用于将电容器475预充电至预定的电位的晶体管472。

对于锁存信号coln的读取，在执行读取之前，通过晶体管472向电容475器预充电预定的电位，且sa核心471检测预充电的电容器475的电位是否通过锁存信号coln被放电，从而读取锁存信号coln。例如，如果锁存信号coln为“1”，则预充电的电位被放电。如果锁存信号coln为“0”，则预充电的电位被保持。

如图23所示，在固态成像器件1中，对word控制线481、xpc控制线473和en控制线474进行输入，其中word控制线481用于传输用于读取的控制信号word，xpc控制线473用于向对电容475进行预充电的晶体管472传输控制信号xpc，且en控制线474用于传输用来控制sa核心471对锁存信号coln被输入进行检查的时序的控制信号en。

在这种构造下，sa核心471执行锁存电路101的读取操作和预充电操作。

图24是图23所示的锁存单元52和感测放大器单元26的时序图。在图25中的同时读取所有位的驱动中，一次读取花费的时间被假定为t。

应当注意，尽管在图23和24的示例中示出了读取所有位的驱动的示例，但是也能够例如执行交替地读取奇数位和偶数位的交替驱动。

另外，在图23的示例中，sa核心471可由反相器构成，但可具有例如在如下文献中提出的构造(图25)："ahigh-density45nmsramusingsmall-signalnon-strobedregenerativesensing",naveenverma,studentmember,ieee,andananthap.chandrakasan,fellow,ieee。

图25是示出了上述的sa核心的构造示例的框图。

图25的sa核心被构造成包括两个反相器放大器501和502、复位晶体管503和504、作为再生反馈器件的晶体管505、晶体管506和反相器507。

在这种构造下，能够对小的信号进行放大。

<14.图像传感器的应用示例>

图26是示出了使用上述固态成像器件的应用示例的示图。

上述的固态成像器件(图像传感器)可在感测诸如可见光、红外光、紫外光和x射线等光的各种情况下用作如下装置：

诸如数码相机和配备有摄像机的移动装置之类的用于拍摄要观察的图像的装置；

诸如用于拍摄汽车的前面、后面、外围和内部的车载传感器，用于监控行驶车辆和道路的监控摄像机以及用于测量车辆之间的距离的测距传感器之类的出于例如安全驾驶(其包括自动停车和驾驶员的状态识别等)目的的交通用装置；

用于诸如电视机、冰箱和空调等家电的拍摄用户的手势并根据这些手势执行设备操作的家电用装置；

诸如内窥镜和用于通过接收红外光拍摄血管的装置之类的医疗保健用装置；

诸如用于预防犯罪的监控摄像机和用于个人身份验证的摄像机之类的安全用装置；

诸如用于拍摄皮肤的皮肤测量装置和用于拍摄头皮的显微镜之类的美容护理用装置；

诸如出于运动的目的的动作摄像机和穿戴式摄像机之类的运动用装置；以及

诸如用于监控田地和农作物的状态的摄像机之类的农业用装置。

<15.电子装置的应用示例>

本发明不限于固态成像器件的应用。换言之，本发明可应用于将固态成像器件用于图像拍摄单元(光电转换单元)的普通电子装置，这些电子装置例如包括诸如数码相机和摄像机等成像装置、具有成像功能的便携式终端装置以及将固态成像器件用于图像读取单元的复印机。固态成像器件可具有一个芯片的形式或集成封装有成像单元和信号处理单元或光学系统的具有成像功能的模块状形式。

图27是示出了根据本发明的用作电子装置的成像装置的构造示例的框图。

图27的成像装置600包括具有透镜组等的光学单元601、具有图1的固态成像器件1的构造的固态成像器件(成像器件)602以及用作相机信号处理电路的数字信号处理器(dsp)电路603。另外，成像装置600还包括帧存储器604、显示单元605、记录单元606、操作单元607和供电单元608。dsp电路603、帧存储器604、显示单元605、记录单元606、操作单元607和供电单元608经由总线609互相连接。

光学单元601摄取来自被摄体的入射光(图像光)并在固态成像器件602的成像表面上形成图像。固态成像器件602针对每个像素将通过光学单元601在成像表面上形成图像的入射光量转换成电信号，并输出该电信号作为像素信号。图1中的固态成像器件1(即，在抑制灵敏度下降的同时降低电力消耗的固态成像器件)可用作固态成像器件602。

显示单元605例如由诸如液晶面板或有机电致发光(el)面板等面板型显示装置构成，并显示由固态成像器件602拍摄的运动图像或静态图像。记录单元606将由固态成像器件602拍摄的运动图像或静态图像存储在诸如硬盘或半导体存储器等存储介质中。

操作单元207根据用户的操作发出用于成像装置600的各种功能的指令。供电单元608适当地将dsp电路603、帧存储器604、显示单元605、记录单元606和操作单元607操作所需的各种类型的电力供应至这些单元。

如上所述，当根据上述实施例的固态成像器件1用作固态成像器件602时，能够在抑制灵敏度下降的同时降低电力消耗。因此，在诸如摄像机、数码相机和用于移动设备(例如，移动电话)的相机模块等成像装置600中，也可以抑制灵敏度的下降并且实现低的电力消耗。

应当注意，比较器51和adc42已经作为被组合到上述的固态成像器件1中的部件进行说明，但是也可以是独立地分布的产品(比较器和ad转换器)。

另外，本发明不限于固态成像器件，并且可应用于包括其它半导体集成电路的普通半导体器件。

本发明的实施例不限于上述实施例，并且能够在不偏离本发明的主旨的情况下进行各种变型。

如上所述，本发明可具有电子为电荷的电路构造，或也可具有已经说明的空穴为电荷的电路构造。另外，如上所述，在每个电路构造中，也能够实现晶体管的极性彼此互换的电路构造。在此情况下，被输入至晶体管的控制信号是hi和low被反转的信号。

如上所述，参考信号ref可以是其电压减小使得用于比较的电流id随时间的推移单调递减的斜坡信号，或者参考信号ref可以是其电压增大使得用于比较的电流id随时间的推移单调递减的斜坡信号。另外，参考信号ref可以是固定的电压而不论经过的时间如何。

此外，还可以采用组合有上述的多个实施例中的所有或部分实施例的形式。还可以实现适当地组合有上述实施例中没有说明的其它实施例的形式。

应当注意，本说明书中说明的效果仅是示意性效果，而不是限制性效果，且还可以产生除本说明书中说明的这些效果之外的效果。

(1)一种固态成像器件，其针对每个像素包括：

比较单元，其对电流和参考电流进行比较并且使如下信号返回至在生成所述电流时的源极侧，所述信号使用当所述电流与所述参考电流相等时被反转的比较结果，其中，所述电流是基于作为电源线和接地线中的一者的第一电位线，由通过接收入射到像素上的光并且进行光电转换产生的电压而生成的，所述参考电流是基于作为所述电源线和所述接地线中的另一者的第二电位线生成的并且由被参照用来与所述电流进行比较的参考信号的电压转换而成；以及

存储单元，其存储所述比较单元的所述比较结果被反转时的信号作为数字值。

(2)根据(1)所述的固态成像器件，其中，所述比较单元包括具有串联地连接的第一晶体管和第二晶体管的反相电路，所述第一晶体管用于转换将被输入的所述像素信号的电压并生成电流，且所述第二晶体管用于转换将被输入的所述参考信号的电压并生成所述参考电流。

(3)根据(2)所述的固态成像器件，其中，所述比较单元还包括逻辑电路，所述逻辑电路在所述反相电路的比较开始时返回低电平作为使用所述比较结果的信号，并且在所述比较单元的所述比较结果被反转时返回高电平作为使用所述比较结果的信号。

(4)根据(1)至(3)中任一项所述的固态成像器件，其中，所述比较单元还包括正反馈电路，所述正反馈电路提高所述比较结果的信号被反转时的转变速度。

(5)根据(1)至(4)中任一项所述的固态成像器件，其还包括针对每个像素设置的传输栅极，所述传输栅极传输来自所述光电转换单元的信号。

(6)根据(1)至(5)中任一项所述的固态成像器件，其中，所述存储单元是动态锁存器。

(7)根据权(1)至(5)中任一项所述的固态成像器件，其中，所述存储单元是静态锁存器。

(8)根据(2)所述的固态成像器件，其中，所述第一晶体管由nmos(负沟道mos)构成，且所述第二晶体管由pmos(正沟道mos)构成。

(9)根据(2)所述的固态成像器件，其中，所述第一晶体管由pmos(正沟道mos)构成，且所述第二晶体管由nmos(负沟道mos)构成。

(10)根据(7)所述的固态成像器件，其中，

当空穴被假定为电荷时，所述正反馈电路的极性与电子被假定为电荷的情况下的极性相反。

(11)根据(1)至(10)中任一项所述的固态成像器件，其由多个半导体基板构成。

(12)一种电子装置，其包括：

固态成像器件，其针对每个像素设置有比较单元和存储单元，

所述比较单元对电流和参考电流进行比较并且使如下信号返回至在生成所述电流时的源极侧，所述信号使用当所述电流与所述参考电流相等时被反转的比较结果，其中，所述电流是基于作为电源线和接地线中的一者的第一电位线，由通过接收入射到像素上的光并且进行光电转换产生的电压而生成的，所述参考电流是基于作为所述电源线和所述接地线中的另一者的第二电位线生成的并且由被参照用来与所述电流进行比较的参考信号的电压转换而成；

所述存储单元存储所述比较单元的所述比较结果被反转时的信号作为数字值；

信号处理电路，其对从所述固态成像器件输出的输出信号进行处理；以及

光学系统，其将入射光输入至所述固态成像器件。

1固态成像器件11半导体基板

11a上基板11b中间基板

11c下基板21像素(单元)

24dac26感测放大器单元

41像素电路42adc

51比较器52锁存单元

61电流比较单元62反馈单元

72复位晶体管81，82晶体管

91，92反相器600相机装置

602固态成像器件101，101-1至101-n锁存电路

111to113晶体管114锁存信号输出线

121正反馈电路晶体管141to144晶体管

151传输栅极171，171-1to171-n锁存电路

181多路复用器182静态锁存器

183锁存信号输出线191nor电路

192，193反相器211，212晶体管

231至234晶体管301配线层

302光电二极管303滤色器

304ocl305配线层

311连接配线312配线层

471sa核心472晶体管

473xpc控制线474en控制线

475电容器481word控制线

501，502反相器放大器503，504复位晶体管

505，506晶体管507反相器

600成像装置601光学单元

602固态成像器件603dsp电路