用于减少暗信号的模/数转换时间的方法及系统与流程

本发明的实例大体上涉及图像传感器。更具体来说，本发明的实例涉及用于减少暗信号的模/数转换(adc)时间且从而增加帧速率的方法及系统。

背景技术：

高速图像传感器已广泛用于不同领域(其包含汽车领域、机器视觉领域及专业视频摄影领域)的许多应用中。用于制造图像传感器的技术，且特定来说，用于制造互补金属氧化物半导体(cmos)图像传感器的技术已经快速地持续发展。举例来说，对更高帧速率及更低电力消耗的需求已经促进这些图像传感器的进一步微型化及集成。

cmos图像传感器必须考虑光电二极管上的暗电流或像素的浮动扩散。暗电流在从像素阵列读出图像信号时呈现为暗信号。在当前图像传感器系统中，信号与暗信号的总和同时读出。因此，当处理图像信号时，存在暗信号的adc时间。

当前接触式图像传感器(cis)通常具有读出暗信号的光学黑色像素。从可见像素(或可见信号)的输出信号减去从光学黑色像素读出的暗信号以提取真实信号。从可见信号减去暗信号的现有技术解决方案包含：(i)减去数字域中的暗信号；及(ii)减去模拟域中的暗信号。

在一种现有技术中，在adc之后，从可见像素信号输出减去暗信号，使得需要首先将暗信号与可见信号的加总从模拟转换成数字。在另一现有技术中，在adc之前，从模拟域中的可见信号减去暗信号。在此现有技术中，虽然不存在暗信号的adc时间，但需要特殊的模拟电路以减去暗信号。这些模拟电路产生空间及电力要求，且通常使水平随机噪声恶化。此外，模拟电路不够精确，使得需要除模拟blc之外的数字黑色电平校正(blc)。

技术实现要素：

一方面，本发明涉及一种图像传感器，其包括：像素阵列，其用于获取多个帧的图像数据，其中所述像素阵列包含多个可见像素及多个光学黑色像素(opb)；控制电路，其包含选择待读出的像素的扫描电路，其中所述可见像素在由所述扫描电路选择时产生可见信号，且所述opb在由所述扫描电路选择时产生暗信号；读出电路，其耦合到所述像素阵列以从所述像素阵列接收信号，其中所述读出电路包含：斜坡产生器，其产生被同步于adc时钟信号的斜坡信号，其中所述斜坡信号包含基于所述暗信号的斜坡时序偏移，列读出电路，其接收所述可见信号及所述暗信号，其中所述列读出电路包含：比较器，其比较来自所述像素阵列的所述信号与所述斜坡信号且输出比较器输出信号，及adc计数器，其基于adc时钟信号及所述比较器输出信号进行计数以产生adc输出；及逻辑电路，其控制所述读出电路，所述逻辑电路包含：时钟分频器，其产生所述adc时钟信号。

另一方面，本发明涉及一种用于减少暗信号的模/数转换(adc)时间的方法，其包括：由像素阵列捕获包含第一帧及第二帧的多个帧的图像数据，其中所述像素阵列包含多个可见像素及多个光学黑色像素(opb)；由控制电路中所包含的扫描电路选择待读出的所述第一帧的所述opb，其中所述opb在由所述扫描电路选择时产生暗信号；由读出电路中所包含的列读出电路获取所述第一帧的所述暗信号；由所述列读出电路基于从所述读出电路中所包含的斜坡产生器接收到的斜坡信号处理所述暗信号以产生暗adc输出；由所述读出电路基于所述第一帧的所述暗信号确定斜坡时序偏移；及将所述斜坡时序偏移施加于所述第二帧，其中施加所述斜坡时序偏移包含：由所述斜坡产生器针对第二帧产生包含所述斜坡时序偏移的所述斜坡信号。

另一方面，本发明涉及一种用于减少暗信号的模/数转换(adc)时间的方法，其包括：由像素阵列捕获包含第一帧及第二帧的多个帧的图像数据，其中所述像素阵列包含多个可见像素及多个光学黑色像素(opb)；由控制电路中所包含的扫描电路两次选择待读出的所述第一帧的所述opb以获得第一暗信号及第二暗信号，其中所述opb在由所述扫描电路选择时产生暗信号；由读出电路中所包含的列读出电路获取所述第一帧的所述第一暗信号及所述第一帧的所述第二暗信号；由所述列读出电路基于从所述读出电路中所包含的斜坡产生器接收到的斜坡信号处理所述第一暗信号以产生第一暗adc输出；由所述读出电路基于所述第一帧的所述第一暗信号确定斜坡时序偏移；将所述斜坡时序偏移施加于所述第一帧的所述第二暗信号，其中施加所述斜坡时序偏移包含：由所述斜坡产生器产生包含所述斜坡时序偏移的所述斜坡信号。

附图说明

在附图的图中通过实例且并非通过限制方式说明本发明的实施例，其中相似的元件符号指示贯穿各种视图的类似元件，除非另有说明。应注意，在本发明中对本发明的“一”或“一个”实施例的参考未必是指同一实施例，且其意指至少一者。在图式中：

图1是根据本发明的一个实施例的说明实施暗信号的adc时间的减少的实例成像系统的框图。

图2是根据本发明的一个实施例的说明图1中实施暗信号的adc时间的减少的成像系统的读出电路及逻辑电路的细节的框图。

图3是根据本发明的一个实施例的说明图2中的列读出电路的细节的框图。

图4a说明根据本发明的一个实施例的可包含于像素阵列中的示范性像素单元；图4b到4c是说明来自图4a中的使用双斜坡adc的光电二极管的读出信号的时序图；且图4d是说明来自图4a中的使用本发明的一个实施例减少暗信号的adc时间的光电二极管的读出信号的时序图。

图5是根据本发明的第一实施例的说明用于减少暗信号的模/数转换(adc)时间的方法的流程图。

图6是根据本发明的第二实施例的说明用于减少暗信号的模/数转换(adc)时间的方法的流程图。

对应的参考字符指示贯穿图式中若干视图的对应组件。所属领域的技术人员应了解，出于简单且清楚起见，说明图中的元件，且未必按比例绘制元件。举例来说，图中部分元件的尺寸可相对于其它元件而被夸大以帮助改善对本发明的各种实施例的理解。并且，为了更方面地了解本发明的这些各种实施例，通常不描绘在商业可行的实施例中有用或必要的常见但好理解的元件。

具体实施方式

在以下描述中，陈述众多特定细节以便提供对本发明的详尽理解。然而，应理解，可无需运用这些特定细节而实践本发明的实施例。在其它情况下，未展示众所周知的电路、结构及技术以避免模糊对此描述的理解。

贯穿本说明书对“一个实施例”或“一实施例”的提及意指与所述实施例相结合而描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，贯穿本说明书在多个地方出现短语“在一个实施例中”或“在一实施例中”未必都是指同一实施例。此外，特定特征、结构或特性可以任何合适方式组合于一或多个实施例中。特定特征、结构或特性可包含于集成电路、电子电路、组合逻辑电路或提供所描述的功能性的其它合适的组件中。

根据本发明的教示的实例描述一种图像传感器，其通过基于对来自暗信号的时序偏移的确定而改变第二adc转换的开始时序来减少暗信号的adc时间。

图1是根据本发明的一个实施例的说明实施暗信号的adc时间的减少的实例成像系统100的框图。成像系统100可为互补金属氧化物半导体(“cmos”)图像传感器。如所描绘的实例中所展示，成像系统100包含像素阵列105，像素阵列105耦合到控制电路120及读出电路110，读出电路110耦合到功能逻辑115及逻辑控制108。

像素阵列105的所说明的实施例是成像传感器或像素单元(举例来说，像素单元p1、p2、…、pn)的二维(“2d”)阵列。在一个实例中，每一像素单元是cmos成像像素。参看图4a，说明根据本发明的一个实施例的可包含于像素阵列105中的示范性像素单元(电路)。每一像素电路包含光电二极管及晶体管(例如，转移晶体管、复位晶体管，及选择晶体管)。在操作期间，转移晶体管接收转移信号tx，其将光电二极管中所积累的电荷转移到浮动扩散节点(未展示)。在一个实施例中，浮动扩散节点可耦合到存储电容器(未展示)以用于临时存储图像电荷。复位及设定晶体管在复位信号rst及设定信号rs的控制下复位及设定像素。选择晶体管耦合于电力轨vdd与读出列线之间。选择晶体管选择性地将像素电路的输出耦合到读出列线。

返回参看图1，每一像素单元被布置成一行(举例来说，行r1到ry)及一列(举例来说，列c1到cx)以获取个人、位置或物体等等的图像数据，接着可使用所述图像数据再现所述个人、位置或物体等等的图像。像素阵列105包含可见像素及光学黑色像素(opb)。可见像素将入射到像素的光转换成电信号(例如，可见信号)且输出可见信号，而opb输出暗信号。

在一个实例中，在每一像素已获取其图像数据或图像电荷之后，由读出电路110通过读出列位线109读出所述图像数据且接着将其转移到功能逻辑115。在一个实施例中，逻辑电路108可控制读出电路110，且将图像数据输出到功能逻辑115。在各种实例中，读出电路110可包含放大电路(未绘示)、列读出电路220或其它。功能逻辑115可简单存储图像数据或甚至通过应用后图像效果(例如，剪裁、旋转、消除红眼、调整亮度、调整对比度或其它)操纵所述图像数据。在一个实例中，读出电路110可沿着读出列线一次读出一行图像数据(已绘示)，或可使用例如串行读出或同时全并行读出所有像素的多种其它技术(未绘示)来读出所述图像数据。

在一个实例中，控制电路120耦合到像素阵列105以控制像素阵列105的操作特性。举例来说，控制电路120可产生用于控制图像获取的快门信号。在一个实例中，所述快门信号为全局快门信号，其用于同时启用像素阵列105内的所有像素以在单获取窗期间同时捕获其相应的图像数据。在另一实例中，所述快门信号为滚动快门信号，使得在连续获取窗期间循序地启用像素的每一行、列或群组。在另一实例中，控制电路120可包括水平及垂直扫描电路，其选择待读出的像素的行及/或列。扫描电路可包含选择电路(例如，多路复用器)等等以沿着读出列位线109一次读出一行或一列图像数据，或可使用例如串行读出或同时全并行读出所有像素的多种其它技术来读出所述图像数据。当扫描电路选择像素阵列105中的可见像素时，可见像素将入射到像素的光转换成可见信号且将可见信号输出到列读出电路220。当水平及垂直扫描电路选择像素阵列105中的暗像素时，暗像素将暗信号输出到列读出电路220。列读出电路220可从扫描电路或像素阵列105接收可见信号或暗信号。

图2是根据本发明的一个实施例的说明图1中实施暗信号的adc时间的减少的成像系统100的读出电路110及逻辑电路108的细节的框图。如图2中所展示，读出电路110可包含列读出电路220及斜坡产生器250。斜坡产生器250产生被同步于adc时钟信号的斜坡信号。

如图2中所展示，逻辑电路108包含锁相回路(pll)230、时钟分频器240、斜坡产生器250及系统控制器260。pll230产生被发射到时钟分频器240的时钟信号。通过划分时钟信号，时钟分频器240产生被发射到斜坡产生器250的adc时钟信号及被发射到系统控制器260的系统时钟信号。系统控制器260产生信号以控制图像传感器100中待同步于系统时钟的每一块。在一个实施例中，读出电路基于暗信号确定数字黑色电平校正(blc)且将数字blc施加于可见信号。

图3是根据本发明的一个实施例的说明图2中的列读出电路220的细节的框图。虽然未说明，但在一些实施例中，读出电路110中可包含多个列读出电路220。在此实施例中，列读出电路220包含双斜坡adc。然而，其它类型的列adc(即，sar、循环等等)也可用于其它实施例中。还应理解，针对每一列像素阵列105，列读出电路220可为类似的。如图3中所展示，列读出电路220包含例如全差分运算放大器的比较器310，及计数器320。比较器310可从斜坡产生器250接收斜坡信号作为输入及从位线109接收可见信号及/或暗信号作为输入。计数器320接收比较器310的输出及从时钟分频器240接收adc时钟信号。计数器320经启用以基于adc时钟信号进行计数直到比较器310翻转(例如，发送非匹配信号)。在一个实施例中，adc时钟信号将计数启用信号(例如，count_en)提供到计数器320。计数器320可为异步计数器、算术计数器等等。可将来自计数器320的输出数据(例如，count_code)读出到功能逻辑115。来自计数器320的输出数据也可为adc输出(例如，基于可见信号的可见adc输出及基于暗信号的暗adc输出)。在一个实施例中，功能逻辑115接收adc输出且处理所述adc输出以产生最终adc输出。

图4b到c是说明来自图4a中的使用双斜坡adc的光电二极管的读出信号的时序图。在双斜坡adc的基本操作中，如图4b到4c中所展示，通过使用计数器执行第一及第二adc而获得从计数器320输出的信号(例如，最终adc输出)的计数码。如图4c中所展示，第二adc输出包含adc偏移、暗信号及可见信号。因此，第二adc输出的adc时间包含偏移计数周期、暗信号计数周期，及信号计数周期。

图4d是说明来自图4a中的使用本发明的一个实施例减少暗信号的adc时间的光电二极管的读出信号的时序图。在此实施例中，将基于暗信号的时序偏移施加于第二adc的开始时序。如图4d中所展示，如果信号相同，那么第二adc结束时序同样是具有或不具有暗信号。由位线的稳定时间确定从转移信号tx的下降沿开始到第二adc的周期(例如，tset)。因此，当处理暗信号而不影响图像质量时，可使斜坡开始时序偏移(例如，向前挪动)。

此外，可将本发明的以下实施例描述为过程，通常将所述过程描绘为流程图、结构图或框图。尽管流程图可将操作描述为循序过程，但许多操作可并行或同时执行。另外，可重新布置操作的顺序。过程在其操作完成时终止。过程可对应于方法、程序等等。

图5是根据本发明的第一实施例的说明用于减少暗信号的模/数转换(adc)时间的方法500的流程图。方法500以在框501处像素阵列105捕获包含第一帧及第二帧的多个帧的图像数据开始。第二帧可在第一帧之后。像素阵列105可包含多个可见像素及多个光学黑色像素(opb)。在框502处，控制电路120选择待读出的第一帧的opb。opb在由控制电路120选择时产生暗信号。在框503处，列读出电路220获取第一帧的暗信号，且在框504处，列读出电路220基于从斜坡产生器250接收到的斜坡信号处理所述暗信号以产生暗adc输出。在一个实施例中，处理暗信号包含：比较器310比较第一帧的暗信号与斜坡信号以便输出比较器输出信号；及计数器320基于adc时钟信号及比较器输出信号进行计数以产生暗adc输出。比较器310及计数器320可包含于列读出电路220中。

在框505处，列读出电路110基于第一帧的暗信号确定斜坡时序偏移。在一些实施例中，斜坡产生器250基于第一帧的暗信号确定斜坡时序偏移。在框506处，将斜坡时序偏移施加于第二帧。在一个实施例中，施加斜坡时序偏移包含：读出电路110产生用于列读出电路220的斜坡信号以针对第二帧输出用于计数器的包含斜坡时序偏移的计数启用信号。在一个实施例中，施加斜坡时序偏移进一步包含：使用锁相回路(pll)产生时钟信号；及由逻辑电路108中所包含的时钟分频器240产生adc时钟信号。时钟分频器240通过划分从pll接收到的时钟信号产生adc时钟信号。在一个实施例中，施加斜坡时序偏移进一步包含：读出电路110中所包含的斜坡产生器250接收adc时钟信号且产生被同步于adc时钟信号的斜坡信号。在此实施例中，斜坡信号包含斜坡时序偏移。在一个实施例中，施加斜坡时序偏移进一步包含：使用系统控制器260产生信号以基于系统时钟信号控制图像传感器100。在一个实施例中，将斜坡时序偏移施加于第一帧或第二帧。

在框507处，控制电路120选择待读出的第二帧的opb，其中opb在由控制电路120选择时输出暗信号。在框508处，列读出电路220获取第二帧的暗信号。

在框509处，列读出电路220基于从斜坡产生器250接收到的斜坡信号处理第二帧的暗信号以产生暗adc输出。在一个实施例中，处理暗信号包含：比较器310比较第二帧的暗信号与斜坡信号以便输出比较器输出信号；及计数器320基于adc时钟信号及比较器输出信号进行计数以产生暗adc输出。比较器310及计数器320可包含于列读出电路220中。

在框510处，读出电路110基于第二帧的暗信号确定数字黑色电平校正(blc)。在一些实施例中，在adc时序控制之后确定数字blc，这是因为数字blc的分辨率比adc分辨率更精确。在框511处，控制电路120选择待读出的第二帧的可见像素。可见像素在由控制电路120选择时产生可见信号。在框512处，列读出电路220获取第二帧的可见信号。在框513处，列读出电路220基于斜坡信号处理第二帧的可见信号以产生可见adc输出。在一个实施例中，由列读出电路220处理第二帧的可见信号包含：由列读出电路220中所包含的比较器310比较第二帧的可见信号与斜坡信号以输出比较器输出信号；及由列读出电路220中所包含的计数器320基于adc时钟信号及比较器输出信号进行计数以产生可见adc输出。在一个实施例中，功能逻辑115处理来自列读出电路的可见及暗adc输出以产生最终adc输出。在框514处，在由读出电路110施加的情况下，将数字blc施加于第二帧的可见adc输出。

图6是根据本发明的第二实施例的说明用于减少暗信号的模/数转换(adc)时间的方法600的流程图。

方法600以在框601处像素阵列105捕获包含第一帧及第二帧的多个帧的图像数据开始。第二帧可在第一帧之后。像素阵列105包含多个可见像素及多个光学黑色像素(opb)，所述opb包含第一opb及第二opb。在框602处，控制电路120选择待读出的第一帧的第一opb以获得第一暗信号。opb在由控制电路120选择时产生暗信号。在框603处，列读出电路220获取第一帧的第一暗信号。在框604处，列读出电路220基于从斜坡产生器250接收到的斜坡信号处理所述第一暗信号以产生第一暗adc输出。在框605处，列读出电路110基于第一暗adc输出确定斜坡时序偏移。在一些实施例中，斜坡产生器250基于第一暗adc输出确定斜坡时序偏移。在框606处，将斜坡时序偏移施加于第一帧的第二opb及可见像素。在一个实施例中，施加斜坡时序偏移包含：读出电路110产生用于列读出电路220的斜坡信号以针对第一帧的第二opb及可见像素输出用于计数器的包含斜坡时序偏移的计数启用信号。在一个实施例中，施加斜坡时序偏移进一步包含：锁相回路(pll)230产生时钟信号；及时钟分频器240产生adc时钟信号。pll230及时钟分频器240可包含于逻辑电路108中。时钟分频器240通过划分从pll230接收到的时钟信号产生adc时钟信号。在一个实施例中，施加斜坡时序偏移进一步包含：读出电路110中所包含的斜坡产生器250接收adc时钟信号且产生被同步于adc时钟信号的斜坡信号。在此实施例中，斜坡信号包含斜坡时序偏移。在一个实施例中，施加斜坡时序偏移进一步包含：使用系统控制器260产生信号以基于系统时钟信号控制图像传感器100。在一个实施例中，将斜坡时序偏移施加于第一帧或第二帧。

在框607处，控制电路120选择待读出的第一帧的第二opb，其中opb在由控制电路120选择时输出暗信号。在框608处，列读出电路220获取第一帧的第二暗信号。

在框609处，列读出电路220基于从斜坡产生器250接收到的斜坡信号处理第一帧的暗信号以产生第二暗adc输出。在一个实施例中，处理暗信号包含：比较器310比较第二帧的暗信号与斜坡信号以便输出比较器输出信号；及计数器320基于adc时钟信号及比较器输出信号进行计数以产生暗adc输出。比较器310及计数器320可包含于列读出电路220中。

在框610处，读出电路110基于第一帧的第二暗信号确定数字黑色电平校正(blc)。在框611处，控制电路120选择待读出的第一帧的可见像素，其中可见像素在由控制电路120选择时产生可见信号。

在框612处，列读出电路220获取第一帧的可见信号。在框613处，列读出电路220基于斜坡信号处理第一帧的可见信号以产生可见adc输出。在一个实施例中，由列读出电路220处理第二帧的可见信号包含：由列读出电路220中所包含的比较器310比较第二帧的可见信号与斜坡信号以输出比较器输出信号；及由列读出电路220中所包含的计数器320基于adc时钟信号及比较器输出信号进行计数以产生可见adc输出。在一个实施例中，功能逻辑115处理来自列读出电路220的可见及暗adc输出以产生最终adc输出。在框614处，将数字blc施加于第二帧的可见adc输出。根据方法500及600：(i)与仅具有数字blc相比，减少了用于暗信号的adc的时间，从而增加图像传感器100的帧速率；及(ii)与模拟blc解决方案相比，减少了面积及电力要求以及水平随机噪声。

依据计算机软件及硬件描述上文阐释的过程。所描述的技术可组成体现于机器(例如，计算机)可读存储媒体内的机器可执行指令，所述指令在由机器执行时将致使所述机器执行所描述的操作。另外，所述过程可体现于硬件内，例如专用集成电路(“asic”)或类似物。

本发明所说明的实例的上文描述，包含说明书摘要中所描述的内容，不希望为详尽的或被限制为所揭示的精确形式。虽然为了说明的目的，本文描述本发明的特定实施例及实例，但在不脱离本发明的更广泛精神及范围的情况下，多种等效修改为可能的。

鉴于上文详细的描述，可对本发明的实例做出这些修改。所附权利要求书中所使用的术语不应被解释为将本发明限制于本说明书及权利要求书中揭示的特定实施例。实情是，所述范围将完全由所附权利要求书确定，所述权利要求书应根据建立的权利要求书解释的公认原则来解释。因此，本说明书及图被认为是说明性的而不是限制性的。