1.一种多相机的数据同步方法，其特征在于，包括：
连接FPGA与至少两路的相机；
FPGA计算任意两个所述相机的数据分别输入至FPGA的时间差，所述时间差为延时周期；
依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步；
输出同步后的相机的数据。
2.根据权利要求1所述的多相机的数据同步方法，其特征在于，所述FPGA设置在PCB板上，连接FPGA与至少两路的相机之后，FPGA计算任意两个所述相机的数据分别输入至FPGA的时间差之前，进一步包括：
FPGA对所述PCB板上的电路进行延时测试；
依据延时测试结果对所述至少两路的相机的数据到FPGA的输入和输出进行时序约束。
3.根据权利要求1所述的多相机的数据同步方法，其特征在于，所述至少两路的相机包括第一相机和第二相机，所述第一相机的数据输入至所述FPGA的时间先于所述第二相机的数据输入至所述FPGA的时间，依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步具体为：
将所述第一相机的数据延时一个所述延时周期后与第二相机的数据同步输出。
4.根据权利要求1所述的多相机的数据同步方法，其特征在于，所述相机的接口均为并行数据接口。
5.根据权利要求1所述的多相机的数据同步方法，其特征在于，所述相机的参数配置一致。
6.一种多相机的数据同步系统，其特征在于，包括FPGA和至少两路的相机，所述FPGA与至少两路的相机连接；所述FPGA包括：
延时周期计算模块，用于计算任意两个所述相机的数据分别输入至FPGA的时间差，所述时间差为延时周期；
同步模块，用于依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步；
输出模块，用于输出同步后的相机的数据。
7.根据权利要求6所述的多相机的数据同步系统，其特征在于，所述FPGA设置在PCB板上，所述FPGA还包括：
延时测试模块，用于对所述PCB板上的电路进行延时测试；
时序约束模块，用于依据延时测试结果对所述至少两路的相机的数据到FPGA的输入和输出进行时序约束。
8.根据权利要求6所述的多相机的数据同步系统，其特征在于，所述至少两路的相机包括第一相机和第二相机，所述第一相机的数据输入至所述FPGA的时间先于所述第二相机的数据输入至所述FPGA的时间，所述同步模块具体用于将所述第一相机的数据延时一个所述延时周期后与第二相机的数据同步输出。
9.根据权利要求6所述的多相机的数据同步系统，其特征在于，所述相机的数据接口均为并行数据接口。
10.根据权利要求6所述的多相机的数据同步系统，其特征在于，所述相机的参数配置一致。