共模干扰抑制装置的制作方法

技术领域

本发明涉及电力领域，尤其涉及一种共模干扰抑制装置。

背景技术：

电力线载波（PLC）抄表技术已经在用电信息采集领域广泛应用，与之相关的PLC信号衰减通信测试是PLC通信模块研发、品质验证的重要实验内容。现有的电力线载波抄表组网测试系统。该测试系统包括测试架、集中器入线单元、载波电能表单元、以及测试连接线；其中，集中器入线单元和载波电能表单元都包含信号屏蔽箱和PLC信号衰减器。已有测试系统已经考虑了各个单元间的屏蔽，并通过PLC信号衰减器实现PLC信号衰减，用以实现多级中继通信测试。该已有测试系统可以直接用于窄带低频段的PLC组网测试，但用于频带上兆赫兹的宽带PLC通信测试时，及时采用对应频段的衰减器，实验过程中相互串联的衰减器不能实现衰减值的累加，发射的PLC信号仍然通过共模干扰形式串入到线路接收端，导致多级中继的组网测试失效。

技术实现要素：

本发明实施例提供一种共模干扰抑制装置，针对PLC衰减通信测试系统存在共模干扰无法控制PLC信号的衰减，能够有效抑制高频共模干扰，从而保证多级中继组网测试实验的正常进行。

本发明实施例采用如下技术方案：

一种共模干扰抑制方法，包括：在电力线载波组网测试系统中交流AC电源电源线火线L零线N上设置k个电力单元，每个电力单元包括一PLC通信模块及一衰减器，在所述交流AC电源电源线上的每个电力单元后火线L和零线N之间设置k个并联电容C_P1…, C_Pk，与所述k个并联电容对应在所述交流AC电源电源线上的每个电力单元后零线N和地线G之间设置k个并联电容C_G1…, C_Gk组成的共模干扰抑制电路，k为节点号，k=1, 2, …N，N为正整数。

可选的，若在第k个电力单元的衰减器之后i节点火线L和零线N之间并联电容C_Pi、及在零线N和地线G之间并联电容C_Gi，在第n只衰减器之后j节点火线L和零线N之间并联电容C_Pj，在零线N和地线G之间并联电容C_Gj，则在电力线载波信号频带内，对应i节点火线和零线输入载波信号时，C_Pj和C_Gj分别与i节点和j节点之间衰减器构成的信号衰减值大于i节点和j节点之间最小衰减路径上的每只衰减器的衰减值之和；对应j节点火线和零线输入载波信号时，C_Pi和C_Gi分别与j节点和i节点之间衰减器构成的信号衰减值大于j节点和i节点之间最小衰减路径上的每只衰减器的衰减值之和。

可选的，在经过所述交流AC电源后第1只衰减器和第2只衰减器之间的火线L和零线N之间并联电容C_P1，在零线N和地线G之间并联电容C_G1。

基于上述技术方案的通过在在零线N和地线G之间并联电容C_Gk，使得对应电力线载波信号频率的零线N接地阻抗远远小于火线L的接地阻抗，从而削减零线N上与火线L上同相同频的信号分量，抑制共模干扰，从而保证多级中继组网测试实验的正常进行。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是本发明实施例提供的共模干扰抑制方法的结构示意图。

图2是本发明实施例提供的一种电力线载波抄表组网测试系统的结构框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在未做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

本发明实施例提供一种共模干扰抑制方法，该方法可以用于图2所示的系统中，如图1所示，本发明实施例的共模干扰抑制方法包括：在电力线载波组网测试系统中交流AC电源电源线火线L零线N上设置k个电力单元，每个电力单元包括一PLC通信模块及一衰减器，在所述交流AC电源电源线上的每个电力单元后火线L和零线N之间设置k个并联电容C_P1…, C_Pk，与所述k个并联电容对应在所述交流AC电源电源线上的每个电力单元后零线N和地线G之间设置k个并联电容C_G1…, C_Gk组成的共模干扰抑制电路，k为节点号，k=1, 2, …N，N为正整数。

可选的，若在第k个电力单元的衰减器之后i节点火线L和零线N之间并联电容C_Pi、及在零线N和地线G之间并联电容C_Gi，在第n只衰减器之后j节点火线L和零线N之间并联电容C_Pj，在零线N和地线G之间并联电容C_Gj，则在电力线载波信号频带内，对应i节点火线和零线输入载波信号时，C_Pj和C_Gj分别与i节点和j节点之间衰减器构成的信号衰减值大于i节点和j节点之间最小衰减路径上的每只衰减器的衰减值之和；对应j节点火线和零线输入载波信号时，C_Pi和C_Gi分别与j节点和i节点之间衰减器构成的信号衰减值大于j节点和i节点之间最小衰减路径上的每只衰减器的衰减值之和。

可选的，在经过所述交流AC电源后第1只衰减器和第2只衰减器之间的火线L和零线N之间并联电容C_P1，在零线N和地线G之间并联电容C_G1。

基于上述技术方案的通过在在零线N和地线G之间并联电容C_Gk，使得对应电力线载波信号频率的零线N接地阻抗远远小于火线L的接地阻抗，从而削减零线N上与火线L上同相同频的信号分量，抑制共模干扰，从而保证多级中继组网测试实验的正常进行。

本发明一个具体实施方式用于一个电力线载波组网测试系统中。该系统的交流AC电源电压为220V。所测试的宽带PLC模块的载波信号为OFDM调制信号，其频率范围为2M到12MHz。系统中，每只衰减器能够接入220V交流电，最大负载电流3A，火线L和零线N上分别串有3只400nH电感，每只衰减器对2~12MHz的PLC信号有30dB的衰减，且端口阻抗为50欧。在经过交流AC电源后第1只衰减器和第2只衰减器之间的火线L和零线N之间并联电容C_P1，在零线N和地线G之间并联电容C_G1。每间隔3只衰减器的节点设置由火线L和零线N之间并联电容C_Pk=0.1µF、以及在零线N和地线G之间并联电容C_Gk=0.33µF组成的共模干扰抑制电路，k=1, 2, …为节点号。i节点和j节点为间隔3只衰减器的相邻节点，则C_Pj和C_Gj分别与i节点和j节点之间衰减器构成的信号衰减值为95.92dB，大于i节点和j节点之间最小衰减路径上的每只衰减器的衰减值之和90dB。

本发明实施例，通过在在零线N和地线G之间并联电容C_Gk，使得对应电力线载波信号频率的零线N接地阻抗远远小于火线L的接地阻抗，从而削减零线N上与火线L上同相同频的信号分量，抑制共模干扰。在已有的电力线载波组网测试系统中，必须设置多个共模干扰抑制点，以避免多级衰减器之后因火线和零线上对称串入的电感的隔离作用，使得共模干扰再度发生。但是，当有i节点和j节点同时具备零线N接地电容C_Gi和C_Gj时，必须同时在i节点和j节点的火线L和零线N直接并联电容C_Pi和C_Pj，才能降低i节点和j节点直接通过接地电容C_Gi和C_Gj所产生的电力线载波信号在i节点和j节点之间的相互串扰。当C_Pj和C_Gj分别与i节点和j节点之间衰减器构成的信号衰减值大于i节点和j节点之间最小衰减路径上的每只衰减器的衰减值之和时，对应串扰量将小于电力线载波信号从i节点到j节点的衰减量，由此共模干扰得以抑制，并且衰减器多级衰减能保持有效，组网测试能够顺利进行。

以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的， 并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。