一种便携式小型音频收发系统的制作方法

本发明属于音频收发技术领域，具体涉及一种便携式小型音频收发系统。

背景技术：

声波通信作为一种无线通信方式，近年来被运用于室内定位、水下通信等场景，是一个较为热门的研究领域。高性能的音频收发装置是实现以上应用的硬件基础。

不同的应用场景下，采用的声波信号形式不尽相同，现有的音频播放设备配置方式不够灵活，不能方便地支持这些特殊、多样的自定义信号。此外，我们还需要对声信号进行采集、存储和处理，已有的音频接收设备往往独立于音频播放设备，且体积笨重、不易携带，这无疑增大了应用成本。部分通信应用场景需要记录足够精度的时间戳，现有的设备难以满足此类需求。可以说，现有设备的缺陷在一定程度上阻碍了以上应用的发展和推广。

fpga(fieldprogrammablegatearray)作为一种可编程的门阵列，支持各种电平标准的接口，在数据采集、信号处理等领域有着广泛的应用。基于fpga控制的音频收发系统可以根据不同的应用场景进行功能定制，功能扩展灵活方便，成本不高。

技术实现要素：

鉴于上述，本发明提出了一种便携式小型音频收发系统，其采用通用的音频芯片做音频收发通道，具备成本低、支持多种工作模式等优点，相关的信号预处理电路设计可参数化，功能定制实现简单；此外，用于控制本系统进行音频发送和接收的时间戳精度高，可以达到微秒的量级；本发明实现了音频收发功能的合置，具备体积小巧、便于携带、成本低廉等优点。

一种便携式小型音频收发系统，包括电源模块、时钟晶振模块、存储模块、usb串口通信模块、uart(universalasynchronousreceiver/transmitter，通用异步收发传输器)模块、闪存模块、音频处理模块以及fpga模块；其中：

所述电源模块用于为系统中的其他功能模块提供工作电压；

所述时钟晶振模块用于产生两路不同频率的时钟基准信号，一路提供给fpga模块，另一路提供usb串口通信模块和uart模块；

所述存储模块用于储存音频信号；

所述usb串口通信模块用于与外部微型计算机进行通信；

所述uart模块用于与上位机进行通信，接收用户下达的控制指令；

所述音频处理模块通过外部设备接收音频信号并对其进行预处理以及模/数转换后提供给fpga模块，同时对fpga模块转发的音频信号进行数/模转换后通过外部设备进行播放；

所述fpga模块用于将音频处理模块转换后的音频信号保存至存储模块中或将该音频信号通过usb串口通信模块保存至外部微型计算机中，还用于读取存储模块中的音频信号或通过usb串口通信模块读取外部微型计算机中的音频信号并将其转发给音频处理模块；fpga模块还用于解析所述控制指令并作出相应处理，同时将系统的工作状态信息通过uart模块反馈给上位机；

所述闪存模块用于存储少量待播放的音频信号。

进一步地，所述电源模块包括：

dc-dc变换电路，用于将电池输出的24v直流电压转换成5v直流电压；

滤波电路，用于抑制dc-dc变换电路开关频率下的输出电压纹波；

ldo(低压差线性稳压器)电路，用于将滤波后的5v直流电压降压成适应各功能模块的工作电压。

进一步地，所述时钟晶振模块分别采用两个晶振分别产生频率为10mhz和11.0592mhz的两路时钟基准信号，10mhz时钟基准信号作为fpga模块工作时的系统时钟，11.0592mhz时钟基准信号作为usb串口通信模块和uart模块的波特率时钟。

进一步地，所述存储模块由u盘、sd卡以及ch376芯片组成，u盘和sd卡通过ch376芯片与fpga模块连接。

进一步地，所述usb串口通信模块由usb接口和ft232rl芯片组成，usb接口通过ft232rl芯片与fpga模块连接。

进一步地，所述uart模块由db9f接口和max3232ese电平转换芯片组成，db9f接口通过max3232ese电平转换芯片与fpga模块连接。

进一步地，所述闪存模块采用s25fl032p芯片。

进一步地，所述音频处理模块对音频信号进行预处理包括滤波以及放大，其中滤波通过max274芯片实现，放大通过ltc6910-1芯片实现，模/数以及数/模转换通过tlv320aic23b芯片实现。

进一步地，所述fpga模块通过解析用户下达的控制指令执行以下工作任务：时间戳同步、更新闪存模块内的音频数据、配置音频处理模块的工作参数、启动音频的发送及接收任务、驱动存储接收到的音频信号。

进一步地，所述fpga模块执行时间戳同步的具体过程为：fpga模块进入授时任务时，若检测到pps(pulsepersecond，秒脉冲)信号，则将系统本地时间同步为通过uart模块写入的外部时间，同步精度为微秒量级；之后利用10mhz的晶振进行系统守时，守时精度为纳秒量级；进而通过设置音频收发任务的起止时间来控制系统工作。

进一步地，所述fpga模块由altera公司cycloneiv系列的ep4ce22e22i7芯片及其外围电路构成。

本发明系统的有益技术效果如下：

(1)本发明系统实现了音频发送和接收合置的基本功能，并且发送和接收对于用户而言只需外接u盘或sd卡即可，存储容量大，操作便捷。

(2)本发明系统得益于音频芯片强大的性能，用户可以根据不同的应用场景自由配置音频收发系统的工作参数，同时音频信号预处理部分电路采用了参数化的设计方式，只需要更改外围电路器件选值即可更改设计参数，以及fpga本身具备可编程的特性，使得整套系统具备很强的可扩展性。

(3)本发明系统可以由外部时钟源进行授时，授时精度为微秒量级；授时后内部守时精度为纳秒量级，因此系统的时间戳记录精度很高，为微秒量级。

(4)本发明整套系统体积只有20×20×15cm，便于携带，且器件成本不高。

附图说明

图1为本发明系统的整体结构示意图。

图2为电源模块的实现结构示意图。

图3为电源模块中的滤波电路示意图。

图4为usb/sd卡读写模块的连接示意图。

图5为usb-串口模块的连接示意图。

图6为usb转串口芯片及其外围电路连接示意图。

图7为uart电平转换芯片及其外围电路连接示意图。

图8为flash闪存芯片及其外围电路连接示意图。

图9为滤波电路芯片及其外围电路连接示意图。

图10为放大电路芯片及其外围电路连接示意图。

图11为模数/数模转换芯片及其外围电路连接示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。

如图1所示，本发明音频收发集成系统包括：电源模块、时钟晶振模块、usb/sd卡读写模块、usb-串口通信模块、uart模块、闪存(flash)模块、音频处理模块、fpga模块(内含时间戳同步模块)；其中电源模块、fpga模块均与其它所有模块连接。

电源模块为其余所有模块提供工作电压；晶振模块提供数字电路工作的时钟基准信号；usb/sd卡读写模块是系统数据传输的通道，音频待发送信号通过该模块从外部u盘/sd卡中被读入fpga以作后续处理，音频接收信号通过该模块被写入外部u盘或sd卡；usb-串口模块作为usb/sd卡读写模块的补充，是系统与外部微型计算机进行数据交互的接口，音频数据通过该模块从微机上挂载的u盘中被读入fpga，音频接收数据通过此接口写入u盘；uart模块是系统与外部进行串口通信的接口，用户可以通过该接口控制并监测系统的运行，同时该接口还用于传递外部准确的时间戳信息；闪存模块也是系统存储用户自定义音频信号的场所，适用于音频信号数据量不大的场景，与u盘或sd卡相比，可靠性更高；时间戳同步模块用于同步系统的本地时间，将外部时钟源(如gps)的时间写入系统，并利用高精度晶振进行守时；音频处理模块执行音频收发操作并做一定的预处理；fpga模块是该系统的核心，执行系统的逻辑操作，用户可以对其进行编程以扩展系统功能。

如图2所示，整套系统采用外部24v锂电池供电(实际的输入范围可以为直流9～36v)，并通过一个dc-dc模块将输入电压转换为5v直流输出，5v输出经ldo降压为3.3v供晶振模块、usb/sd卡读写模块、usb-串口模块、uart模块、闪存模块、音频处理模块和fpga模块使用；5v经ldo降压为2.5v和1.2v供fpga模块使用。

dc-dc模块的输出经过图3所示的滤波电路，可以抑制开关频率下的电源纹波，满足后续模块使用的要求。经过滤波后的电源纹波峰峰值被限制在1mv以下。上述滤波电路的设计，减轻了系统对外部电源供电的要求。

晶振模块为数字电路提供时钟基准信号，本实施方式中晶振模块使用了2个晶振，输出分别为10mhz和11.0592mhz。其中10mhz作为fpga工作的系统时钟，是系统守时的基准时钟，同时经过fpga的锁相环(pll)分频后作为其余模块工作的基准时钟，例如供给音频处理模块的48khz时钟、闪存模块的40m时钟等；11.0592mhz作为串口通信的波特率时钟，供usb-串口模块和uart模块使用。

usb/sd卡读写模块是系统数据传输的通道，音频待发送信号通过该模块从外部u盘/sd卡中导入更新至系统；音频接收信号通过该模块被写入外部u盘或sd卡。使用诸如u盘/sd卡作为储存器件，具备电路实现简单、存储容量大、支持热插拔等优点。

usb/sd卡读写模块主要由一块文件管理芯片以及usb接口和sd卡接口组成，本实施例中文件管理芯片为ch376。该模块的连接如图4所示，其中ch376与fpga之间以串口的接口相连，又分别以usb总线和spi接口与外部u盘和sd卡相连。

usb-串口模块是系统与外部微型计算机进行数据交互的接口，用户通过该接口将外部存储器中的音频信号导入更新至系统中，由于usb接口的通信速率一般高于串口速率，因此为了避免数据流堵塞造成数据丢失，在串口一端采用乒乓操作，达到以低速模块处理高速数据流的效果；接收到的音频信号也通过此接口存储至微机挂载的u盘中，因为usb接口通信速率高于串口速率，因此从理论上来说只要外部存储设备容量够大，该系统可以不间断进行音频接收任务，接收到的音频数据不会丢失。

本实施方式usb-串口模块由一个usb转串口芯片ft232rl和一个usb接口组成，如图5所示。ft232rl芯片将usb的差分信号电平转换为适应于fpga电平标准的ttl电平，该芯片及其外围电路如图6所示。

uart模块是系统与外部进行串口通信的接口，用户借此实现对系统的控制。用户可以通过该接口配置系统的工作状态，例如执行音频信号更新的操作、设置音频芯片的工作参数等；同时用户通过该接口监测系统的工作状态，例如从外部计算机观察系统对用户命令的反馈等。此外用于系统时间同步的时间戳信息(包含年/月/日/时/分/秒)也通过uart模块传入fpga。

uart模块主要由一个db9f接口和rs232电平转换芯片构成，db9f用于系统与外部计算机互连；电平转换芯片用于将外部计算机的232电平转化为fpga的ttl电平。本实施例中的电平转换芯片型号为max3232ese，该芯片及其外围电路如图7所示。

闪存模块是系统用于存储数据量较小的待发送音频信号的板级器件，与fpga芯片之间通过spi接口进行数据传输。数据量较小的音频信号可以先写入flash芯片中，掉电后不丢失，有发送任务时通过fpga控制从flash中依次读出对应的数据传输至音频处理模块发送。对比外部u盘或sd卡等可插拔的存储体，flash具备更高的可靠性。

本实施例中闪存模块主要由s25fl032p芯片组成。s25fl032p芯片具备32mbits的存储空间，假设音频信号以8比特量化，44.1khz的频率采样，该器件可以存储长达90s的音频信号，能满足部分场景下的应用需求，该芯片及其外围电路如图8所示。

音频处理模块主要实现模拟信号的滤波、放大以及数/模(模/数)转化的功能。其中滤波通过max274芯片实现，max274是一款连续时间方式有源滤波器，具备低噪的优点；放大通过ltc6910-1芯片实现，ltc6910-1芯片最大可提供40db的增益放大，实际使用时的放大倍数由fpga控制；数字信号和模拟信号的转化则通过音频编解码芯片tlv320aic23b实现，这是一款高性能立体声音频编解码器，内置耳机输出放大器，支持mic和linein二选一的输入方式，输入和输出都具有可编程的增益调节功能，tlv320aic23内部集成模数转换器(adc)和数模转换器(dac)，且带有完整的数字滤波器(digitalinterpolationfilters)，采用先进的σ-δ过采样技术，可以在8khz至96khz的采样率下提供16bit、20bit、24bit和32bit的采样数据。在adc采样率达到96khz时输出信噪比为90db，能够高保真的采样保存音频信号。在dac转换达到96khz时输出信噪比可达100db；同时tlv320aic23还具有很低的功耗(回放模式为23mw，节电模式为15μw)。音频编解码芯片与fpga芯片以i²c数据总线进行通信，可以通过fpga修改芯片内部寄存器的值来设置其工作参数。音频数据通过i²s接口在音频芯片和fpga之间传输。这三个芯片工作的外围电路设计分别如图9～图11所示，其中max274的外围电路设计实现了频率在40khz以下的低通滤波效果，通过更换外围电路的器件选值可以重新设计滤波器的通阻带范围。

fpga部分是系统的核心，它负责联结系统的各个模块，通过编程实现系统音频收发的逻辑功能。fpga模块的功能大致有以下几点：

a.与外部串口通信。用户通过uart模块给系统下达指令，例如更新flash内的音频数据、启动系统授时、配置音频芯片寄存器等，fpga模块解析这些指令，做出相应的处理。如有必要，fpga也会通过uart给外部计算机发送信息，例如显示系统状态等。

b.时间戳同步。fpga进入授时任务时，若检测到pps信号，即将系统本地时间同步为通过uart写入的外部时间，同步精度为微秒量级；之后利用10mhz的晶振进行系统守时，守时精度为纳秒量级。通过设置音频收发任务的起止时间来控制系统工作，因此系统工作的时间戳记录精度高。

c.更新flash内的音频数据。fpga若收到更新音频数据的指令，则会通过usb-串口模块或usb/sd卡读写模块读取外部存储元件上的音频文件，音频数据通过spi接口依次被写入flash芯片中。

d.配置音频编解码芯片寄存器。本实施例使用的音频编解码芯片具备多种可设置的参数，可以通过更改芯片内部寄存器的方式配置这些参数。在芯片开始工作前，fpga通过i²c总线与芯片进行通信，配置芯片内部寄存器。

e.启动音频发送或接收任务。fpga若收到音频发送的指令，则会从flash或u盘或sd卡中读出音频数据，并通过i²s总线将对应的音频数据和时钟信号发送至音频编解码芯片，以启动音频发送任务；fpga若收到音频接收的指令，则通过i²s总线将时钟信号发送至音频编解码芯片，以启动音频接收任务，接收到的信号也通过i²s总线连接至fpga。

f.存储音频接收信号至外部存储器件。fpga若收到音频接收的指令，则会将音频编解码芯片模/数转化后的信号通过usb-串口模块或usb/sd卡读写模块存储至外部存储器。

本实施例中fpga模块主要由altera公司cycloneiv系列的ep4ce22e22i7芯片及其外围电路构成。该芯片具有22320个逻辑单元，594kbits的嵌入式存储器，66个18×18乘法器，4个通用锁相环，最大153个用户i/o口，可以满足上述应用的基本需求。

fpga中的时间戳同步模块将外部时钟源(如gps)的时间写入本地系统，再利用10mhz的晶振进行系统守时。授时的时间精度可以达到微秒的量级，守时的时间精度为纳秒的量级。时间戳同步模块包含一个uart和一个同相施密特触发器。外部时钟源的时间信息(年/月/日/时/分/秒)通过uart被写入fpga；外部时钟源的秒脉冲(pps)信号经过施密特触发器整形后送入fpga，fpga检测到pps后即启动授时守时程序。

上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。