本实用新型涉及一种数字化搜索分析接收机，特别涉及一种数据并行采集模块。
背景技术：
现有数字化搜索、分析接收机对信号的侦察采用单通道体制进行频率测量及其电平检测，测量误差大、处理带宽窄、搜索速度慢，不能扩展多通道并行工作模式，无法满足现有复杂电磁环境下通信对抗或频谱管理装备对信号截获和分析的要求。
技术实现要素：
本实用新型的目的是提供一种四通道高速数据并行采集模块，使其满足现有复杂电磁环境下通信对抗或频谱管理装备对信号截获和分析的要求。
本实用新型的目的是这样实现的：一种四通道高速数据并行采集模块，包括四通道高速采样单元、时钟单元、触发单元、存储单元、HPC接口单元；
所述高速采样单元包括与中频信号接入端连接的变压器，所述变压器的输出端与A/D转换电路连接，A/D转换电路连接在HPC接口单元上；
所述时钟单元包括与外部时钟接入端和晶体振荡器连接的选择电路，所述选择电路的输出端与时钟转换芯片连接，时钟转换芯片连接在HPC接口单元上，所述时钟转换芯片还与各A/D转换电路相连接；
所述触发单元包括与外部触发信号接入端连接的信号调理电路，所述信号调理电路的输出端与HPC接口单元相连接；
所述存储单元连接在HPC接口单元上。
本实用新型工作时，首先模拟中频信号经过变压器及阻抗匹配电路，将调整后的模拟信号输入A/D转换电路进行模数转换，经过模数转换的16bit数字信号通过HPC标准接口传输到处理板上的FPGA中进行分析与处理；外部触发信号经过信号调理电路输出到与HPC标准接口相连的处理板的FPGA中，实现同步采集响应信息获取；本实用新型通过处理板上FPGA逻辑控制电路中设计的控制逻辑，设置AD9516输出相应的同步采样时钟。与现有技术相比，本实用新型的有益效果在于：
1. 本实用新型中，模拟中频信号经模拟信号预处理单元变换成差分信号，对模拟信号的偶次谐波具有较好的共模抑制比，可以最大限度的发挥A/D模数转换电路的瞬时动态范围和转换灵敏度。
2、参考时钟经过具有AD9516芯片输出具有出色的低抖动和相位噪声特性的采样时钟信号，极大地提升了A/D转换芯片的性能。
3、触发信号经过信号调理电路输出至HPC标准接口，具有可以很方便的实现更多通道的扩展及同步控制的优点。
4、模块采用国际标准的HPC接口定义，具有较强的规范性和通用性优点。
作为本实用新型进一步限定，所述存储单元包括一个板载的存储芯片，所述存储芯片连接在所述HPC接口单元上。板载存储芯片用于存储采集模块的身份信息，具有实现模块的身份信息记录和验证的功能的特点，该功能在模块全寿命周期的管理工作中具有非常重要的作用。
作为本实用新型的进一步限定，所述HPC接口单元采用标准的FPGA接口。采样后数字信号经HPC接口传送给FPGA等数字信号处理器件或上位机，可进行多方面测试与分析，如频率、电平、峰峰值、带宽、调制样式识别等。
附图说明
图1为本实用新型控制原理框图。
具体实施方式
如图1所示的一种四通道高速数据并行采集模块，包括四通道高速采样单元、时钟单元、触发单元、存储单元、HPC接口单元；
所述高速采样单元包括与中频信号接入端连接的变压器，所述变压器的输出端与A/D转换电路连接，A/D转换电路连接在HPC接口单元上，中频信号经变压器后由单端变为差分，差分信号经过信号调理和阻抗匹配后发给A/D转换电路连接；
所述时钟单元包括与外部时钟接入端和晶体振荡器连接的选择电路，所述选择电路的输出端与时钟转换芯片连接，时钟转换芯片连接在HPC接口单元上，所述时钟转换芯片还与各A/D转换电路相连接，时钟信号经选择电路，选择采用单端或差分模式与时钟处理芯片相连；
所述触发单元包括与外部触发信号接入端连接的信号调理电路，所述信号调理电路的输出端与HPC接口单元相连接；
所述存储单元包括一个板载的存储芯片，所述存储芯片连接在所述HPC接口单元上；
所述HPC接口单元采用标准的FPGA接口。
本实用新型并不局限于上述实施例，在本实用新型公开的技术方案的基础上，本领域的技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中的一些技术特征作出一些替换和变形，这些替换和变形均在本实用新型的保护范围内。