一种基于FPGA的低压电源载波通信调制解调电路的制作方法

本实用新型涉及一种基于FPGA的低压电源载波通信调制解调电路，属于电路技术领域。

背景技术：

载波通信调制解调电路是信号处理电路的一种重要电子单元。该电路由电源转换电路、FPGA、ADC、变压器、晶振、MOS管、电感和阻容等元器件组成，实现载波通信调制解调。和传统的三极管、运算放大器和变压器等构成的调制解调电路相比，该电路载波通信和解调单元结构简单，载波信号的控制和解调信号的处理皆通过FPGA实现。

技术实现要素：

本实用新型的目的：本实用新型采用了一种新结构的载波通信调制解调电路实现调制解调，结构简单，通过FPGA实现载波信号的控制和解调信号的处理，电路在+3.3V低压下提供载波信号从而实现载波通信。

实现本实用新型目的的技术解决方案为：

一种基于FPGA的低压电源载波通信调制解调电路，其特征是，包括电源转换电路单元、FPGA芯片、载波通信调制解调单元和ADC；载波通信调制解调单元包括载波发生电路单元和信号解调电路单元；

电源转换电路单元用于提供3.3V、2.5V和1.2V三路电源电压，使电路在+3.3V电压下产生载波信号完成载波通信；

FPGA芯片向载波通信调制解调单元输出控制信号；

载波发生电路单元在控制信号控制下输出单频正弦波载波信号，经外部输入的调制信号改变载波信号的幅度而形成调幅信号；

信号解调电路单元将调幅信号转换为可用于ADC的模拟解调信号；

ADC将信号解调电路单元输出的模拟解调信号转换为数字信号，并输入至FPGA芯片进行解调。

电源转换电路单元中包括一稳压器LT3080和两个MAX1951；5V输入电源由稳压器LT3080转为2.5V输出电压，由两个MAX1951分别转为3.3V和1.2V输出电压。

载波发生电路单元中包括双反相器；

FPGA芯片发出的控制信号EN通过双反相器控制载波信号的输出；当控制信号EN为高电平时，载波信号Z+、Z-端无输出信号，当控制信号EN为低电平时，载波信号Z+、Z-端输出单频正弦波载波信号。

信号解调电路单元中包括RF变压器，由RF变压器将调幅信号转换为模拟解调信号。

FPGA芯片采用EP3C25F256I7。

FPGA芯片所需的电源电压3.3V、2.5V和1.2V均由电源转换电路单元提供。

由FPGA输出ADC所需的时钟信号AD_CLK。

本实用新型所达到的有益效果：

（1）单电源输入，低压下完成载波通信。

本实用新型只需提供+5V单电源电压输入，通过电源转换电路单元实现3.3V、2.5V和1.2V三电源输出，且输出电压稳定，满足电路所有器件的供电需求，+5V单电源电压输入路径也是载波通讯的载体，为电路在+3.3V低压下完成载波通信提供了保障。

（2）载波通信调制解调电路结构简单，输出稳定且可控。

新结构的载波通信调制解调电路，仅由晶振U4、NMOS管U6、射频变压器U7和电感、阻容等组成载波发生电路单元和信号解调电路单元，结构简单且输出稳定可控。

（3）由FPGA实现载波信号的控制和解调信号的处理。

载波信号的输出由FPGA控制，将模拟解调信号转换为数字信号由FPGA进行数字信号解调和处理。

附图说明

图1 硬件系统原理框图；

图2 电源转换电路单元；

图3 载波发生和信号解调电路单元；

图4 AD转换电路单元；

图5 FPGA相关电路单元。

具体实施方式

下面结合附图对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。

本实用新型实现的硬件系统如图1所示。电路主要由电源转换电路单元、FPGA电路单元、载波通信调制解调单元和AD转换电路单元组成。其中电源转换电路单元提供3.3V、2.5V和1.2V电源电压，电路在+3.3V低压下产生载波信号完成载波通信；FPGA电路单元主要实现载波信号的控制和解调信号的处理。载波发生电路单元实现单频正弦波载波信号的输出。信号解调电路单元将调幅信号转换为可用于ADC的模拟解调信号。AD转换电路单元将模拟解调信号转换为数字信号，最后由FPGA进行信号解调和处理。

各个功能电路的设计过程详细论述如下。

（1）电源转换电路单元

5V电源分别采用稳压器LT3080转为2.5V输出电压，采用两个降压型DC/DC稳压器MAX1951分别转为3.3V和1.2V输出电压。该电路单元实现了单电源输入、三电压输出的电压转换，不仅为FPGA等电路器件提供稳定的电源电压，也为电路在+3.3V低压下完成载波通信提供了保障。其具体电路如图2所示。

（2）新结构的载波发生和信号解调电路单元

如图3所示，载波发生电路单元主要由晶振U4、双反相器U5、NMOS管U6、RF变压器U7和电感、阻容等组成。晶振U4的电源端VCC与双反相器U5的电源端均接电源转换电路单元输出的3.3V电压，晶振U4的接地端与双反相器U5的接地端共接于地GND。晶振U4的输出端OUT连接到双反相器U5的一路输入，双反相器U5的另一路输入由FPGA提供。双反相器U5的输出端Y连接到NMOS管U6的漏极，NMOS管U6的源极接地，NMOS管U6的栅极经电感L4、电容C36连接至RF变压器U7的初级线圈输入端PD端。NMOS管U6的栅极同时经电容C22接地，经电感L3、电阻R10接3.3V电压。RF变压器U7的初级线圈输入端P端接地；RF变压器U7的次级线圈输出端SD端经电容C25接载波信号Z+端，次级线圈输出端S端接载波信号Z-端。

FPGA输出的控制信号EN作为控制输入信号通过双反相器U5控制载波信号的输出，EN为高电平时，载波信号Z+、Z-端无输出信号，EN为低电平时，载波信号Z+、Z-端输出单频正弦波载波信号。控制信号EN由FPGA提供输出。仅由晶振U4、双反相器U5、NMOS管U6、RF变压器U7和电感、阻容等组成载波发生电路单元，结构简单且输出稳定可控。

外部调制信号输入Z+、Z-端后与 RF变压器U7的输出信号在Z+、Z-端交汇，改变载波信号的幅度成为调幅信号，输入到RF变压器U8，由RF变压器U8和阻容组成信号解调电路单元对调幅信号进行解调，输出模拟解调信号AINP和AINN。

（3）AD转换电路单元

ADC器件U9采用AD9203，模拟解调信号AINP和AINN通过ADC器件U9转换为二进制数字信号AD[0...9]，AD_OTR为溢出位，输入至FPGA进行后续的数据处理。其具体电路如图4所示。

（4）FPGA相关电路单元

FPGA(Field－Programmable Gate Array，现场可编程门阵列)芯片采用EP3C25F256I7，其所需的电源电压3.3V、2.5V和1.2V均由电源转换电路单元提供，如图2所示。FPGA输出的控制信号EN用以控制Z+、Z-端载波信号的产生。由FPGA输出ADC器件U9所需的时钟信号AD_CLK。由FPGA输出信号AD_STBY用以控制ADC器件U9工作模式的选择。AD转换电路单元将二进制数字信号AD[0...9]和溢出位AD_OTR传输至FPGA进行后续的数字信号解调和处理。

其具体电路如图5所示。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本实用新型的保护范围。