技术总结
本实用新型提供了一种捷变频信号发生器，时钟分配模块将所述时钟信号进行功率分配形成多路时钟信号，DDS模块的频率源通过时钟信号作为参考产生一设定频率的信号并输入DDS频率合成器中以产生一设定带宽的中频信号；扩频模块通过时钟信号作为参考以产生多个本振点频信号；混频模块将所述中频信号及所述本振点频信号进行混频，以形成高频的宽带基带信号，开关滤波模块将所述宽带基带信号分成若干频段并进行开关滤波，本实用新型通过DDS模块直接产生可以快速跳频的中频信号，再通过扩频模块产生可以快速跳频的宽带基带信号，从而简化了结构，降低了成本，并且利用开关滤波模块对所述宽带基带信号进行开关滤波，保证输出信号具有优异的杂散性能。
技术研发人员：马德科
受保护的技术使用者：成都益为创科技有限公司
技术研发日：2019.04.15
技术公布日：2019.10.22