一种多功能视频转换器的制作方法

本实用新型涉及一种视频转换器，具体涉及一种多功能视频转换器。

背景技术：

目前，市场上各种相机、设备实用的数据接口各有不同，对于产品研发、模块化设计有着巨大障碍。市场上不同数据接口转换只有单一的转换功能，灵活性欠缺，难以满足不同数据传输需求。

技术实现要素：

本实用新型的目的是提供一种多功能视频转换器，它能实现市场上主流视频接口数据传输的切换，提高了资源利用率，有效解决背景技术中的问题。

本实用新型提供的多功能转换器包括数据输入解码处理部、数据中转处理部、数据输出编码处理部。输入视频经过数据输入解码处理部后生成并行数据，并行数据进入以fpga为核心的数据中转处理部，通过上位机发送的指令，对数据进行预处理，以及对数据进行缓存，之后根据上位机指令或通道选择按钮将预处理后的数据输送至数据输出编码处理部，经过相应的编码芯片处理后输出期望的视频格式，实现不同视频格式之间的转换。

本实用新型提供一种多功能视频转换器，包括：

作为数据输入解码处理部的hdmi解码芯片adv7611、sdi解码芯片gs2970aibe3、cameralink解码芯片ds90cr288a、pal/ntsc解码芯片max9526、千兆网phy芯片；

作为数据输出编码处理部的hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片；

作为数据中转处理部的fpga芯片xc7k325t；

hdmi解码芯片adv7611、sdi解码芯片gs2970aibe3、cameralink解码芯片ds90cr288a、pal/ntsc解码芯片max9526、千兆网phy芯片均分别通过并行输入数据接口与fpga芯片xc7k325t连接；

hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片均分别通过并行输出数据接口与fpga芯片xc7k325t连接。

输入hdmi视频图像数据时，将fpga芯片xc7k325t对应于hdmi解码芯片adv7511的并行输入数据接口置于开状态，将fpga芯片xc7k325t对应于hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片的并行输出数据接口置于开状态；

hdmi视频图像数据先通过hdmi接口进入hdmi解码芯片adv7611解码；

解码后，再经过对应于hdmi解码芯片adv7511的并行输入数据接口进入fpga芯片xc7k325t进行图像处理；

图像处理后的数据均通过并行输出数据接口进入hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片。

输入sdi视频图像数据时，将fpga芯片xc7k325t对应于sdi解码芯片gs2970aibe3的并行输入数据接口置于开状态，将fpga芯片xc7k325t对应于hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片的并行输出数据接口置于开状态；

sdi视频图像数据先通过sdi接口进入sdi解码芯片gs2970aibe3解码；

解码后，再经过对应于sdi解码芯片gs2970aibe3的并行输入数据接口进入fpga芯片xc7k325t进行图像处理；

图像处理后的数据均通过并行输出数据接口进入hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片。

输入cameralink视频图像数据时，将fpga芯片xc7k325t对应于cameralink解码芯片ds90cr288a的并行输入数据接口置于开状态，将fpga芯片xc7k325t对应于hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片的并行输出数据接口置于开状态；

cameralink视频图像数据先通过cameralink接口进入cameralink解码芯片ds90cr288a解码；

解码后，再经过对应于cameralink解码芯片ds90cr288a的并行输入数据接口进入fpga芯片xc7k325t进行图像处理；

图像处理后的数据均通过并行输出数据接口进入hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片。

输入pal/ntsc视频图像数据时，将fpga芯片xc7k325t对应于pal/ntsc解码芯片max9526的并行输入数据接口置于开状态，将fpga芯片xc7k325t对应于hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片的并行输出数据接口置于开状态；

pal/ntsc视频图像数据先通过pal/ntsc接口进入pal/ntsc解码芯片max9526解码；

解码后，再经过对应于pal/ntsc解码芯片max9526的并行输入数据接口进入fpga芯片xc7k325t进行图像处理；

图像处理后的数据均通过并行输出数据接口进入hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片。

输入千兆网phy视频图像数据时，将fpga芯片xc7k325t对应于千兆网phy芯片的并行输入数据接口置于开状态，将fpga芯片xc7k325t对应于hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片的并行输出数据接口置于开状态；

千兆网phy视频图像数据先通过千兆网phy接口进入fpga芯片xc7k325t；

再经过对应于千兆网phy芯片的并行输入数据接口进入fpga芯片xc7k325t进行图像处理；

图像处理后的数据均通过并行输出数据接口进入hdmi编码芯片adv7511、sdi编码芯片gs2972-ibe3、cameralink编码芯片ds90cr287a、pal/ntsc编码芯片adv7179、千兆网phy芯片。

上述多功能视频转换器，还包括与所述fpga芯片相连的rs232/rs422/can接口，所述rs232/rs422/can接口与上位机相连。

本实用新型还包括与所述fpga芯片相连的rs232/rs422/can接口，所述rs232/rs422/can接口与上位机相连，可以实现上位机对输入输出通道的选通操作，也可以实现对输出视频帧频及时序的调整或者对图像进行降噪、锐化、翻转、对比度调节、亮度调节等操作。

本实用新型的有益效果是提供一种多功能视频转换器，它能实现市场上主流视频接口数据传输的切换。输入视频经过输入解码模块后生成并行数据，并行数据进入以fpga为核心的通道选择模块，根据通道选择将预处理后的数据输送至输出编码模块，经过相应的编码芯片处理后输出期望的视频格式，实现不同视频格式之间的转换，可以提高资源利用率。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：

图1为本实用新型多功能视频转换器模块结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

实施例

如图1所示，本实用新型采用模块化设计，其中fpga为模块核心，是各个输入模块、输出模块的纽带；fpga芯片通过ddr3实现图像数据双缓存乒乓切换：在图像数据按照时序控制信号写入ddr3同时，读出上一时刻储存在ddr3中的图像数据，在fpga芯片整合时序后通过输出编码模块转换成对应的视频图像数据。

cameralink输入时钟及时序均为非标，本实用新型的设备可自动检测时序并自适应完成视频接收。

本实用新型采用fpga芯片为xilinx公司的xc7k325t，外接rs232/rs422串行接口、can接口，接口与上位机相连，实现和上位机通信，接收上位机的指令操作，实现图像的处理以及输出视频通道的选择。

本实用新型中的hdmi视频图像输入采用adv7611芯片进行解码，该芯片最大tmds时钟频率为165m，拥有24位输出像素总线和高带宽数字内容保护(hdcp)。

本实用新型中的hdmi视频图像输出采用adv7511芯片，该芯片最大tmds时钟频率为225m,最大支持1080p视频格式。

本实用新型中的sdi视频图像输入采用gs2970aibe3芯片，该芯片并行数据输出以20位或10位格式提供，支持3g、hd和sd视频速率，并提供多种映射选项。因此，这种并行总线可以直接与视频处理器集成电路接口，并且输出数据可以多路复用到10位上，以实现低pin数接口。

本实用新型中的sdi视频图像输出采用gs2972-ibe3芯片，该芯片集成了驱动器，可产生完全符合smpte424m、smpte292m、smpte259m-c或dvb-asi标准的串行数字输出信号。

本实用新型中的cameralink视频图像输入采用解码芯片为ds90cr288a，该芯片将4对lvds数据流转换为28位lvcmos/lvttl数据。该芯片支持的最大时钟频率为85mhz。

本实用新型中的cameralink视频图像输出采用编码芯片为ds90cr287a，该芯片将28位lvcmos/lvttl数据转换成4对lvds数据流，与第五对lvds锁相时钟链路并行传输。

本实用新型中的pal/ntsc解码芯片为max9526，该芯片输出数据8位或者10位并行型号，完全兼容bt.656标准。

本实用新型中的pal/ntsc编码芯片为adv7179，该芯片可对10位高质量视频数据进行da转换，高达80db信噪比的pal/ntsc信号。

本实用新型中的bt656/bt1120输入端与fpga进行直连，且bt656/bt1120输出端与fpga进行直连，使用fpga逻辑电路完成编解码操作。

本实用新型中的以太网收发芯片为88e1111，该芯片集成了先进的混合信号处理来提升均衡效果、消除回声和串扰、数据恢复和错误校正，可用于千兆以太网和百兆以太网。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。