一种非同源时钟数据恢复的数据传输系统的制作方法

1.本实用新型涉及数据传输的技术领域，尤其涉及一种非同源时钟数据恢复的数据传输系统。


背景技术：

2.大幅面彩色喷墨打印机是一种专门用于打印大幅面彩色图形的电子信息输出设备，它具有绘图质量精美、出图速度快、绘图模式多样等特点，可以应用在高品质影像输出、彩色渲染图输出、展览广告设计、地理信息系统(gis)图输出、大幅面海报打印和户外看板制作等诸多业务中。
3.在大幅面喷墨打印机系统中，需要绘制的图像数据一般存放在主机端，打印机必须得到这些数据才能绘制出所需要的图像。由于大幅面打印机数据量大，数据传输性能的问题已经成为阻碍大幅面彩色喷墨打印机发展的重要因素。但是当时钟频率达到上千兆的时候，时钟的抖动会使得时钟和数据的相位产生偏差，从而导致数据不能正常接收，或接收错位，且对信号的质量要求高。


技术实现要素：

4.本实用新型针对现有技术中存在的技术问题，提供一种非同源时钟数据恢复的数据传输系统，能够避免时钟数据传输时，因时钟抖动、电磁干扰、相位偏移等原因，造成数据接收错误。
5.本实用新型解决上述技术问题的技术方案如下：一种非同源时钟数据恢复的数据传输系统，包括发送端组件和接收端组件；所述发送端组件包括用于发送数据的发送器，所述接收端组件包括用于接收数据的接收器，所述发送器和所述接收器信号连接；所述接收端组件还包括空间采样器、鉴相器和数据选择器；
6.所述空间采样器包括至少两个移相采样电路，所述移相采样电路的输入端均连接所述接收器的输出端；
7.所述鉴相器包括至少两个与所述移相采样电路一一对应的上升沿判断电路；所述上升沿判断电路的输入端分别连接对应的所述移相采样电路的输出端；
8.所述鉴相器包括至少两个与所述移相采样电路一一对应的下降沿判断电路；所述下降沿判断电路的输入端分别连接对应的所述移相采样电路的输出端；
9.所述上升沿判断电路和所述下降沿判断电路的输出端均连接所述数据选择器的输入端，所述数据选择器的输出端输出数据。
10.本实用新型的有益效果是：通过对接收到的信号进行多个不同相位的采样，然后利用鉴相器和数据选择器从不同相位的采样时钟里选择最佳的采样时钟，提高采样的准确率。
11.在上述技术方案的基础上，本实用新型还可以做如下改进。
12.进一步，所述空间采样器包括四个所述移相采样电路，分别是0
°
采样电路、90
°
采
样电路、180
°
采样电路和270
°
采样电路。
13.采用上述进一步方案的有益效果是：通过四个移相采样器采样，实现对信号的0
°
、90
°
、180
°
、270
°
的不同相位差的采样。
14.进一步，所述0
°
采样电路由四个移相器串联组成，每个所述移相器分别将信号延时一个时钟周期；
15.所述90
°
采样电路由四个移相器串联组成，其中一个所述移相器将信号延时0.75个时钟周期，另三个所述移相器分别将信号延时一个时钟周期；
16.所述180
°
采样电路由四个移相器串联组成，其中两个所述移相器将信号分别延时0.75个时钟周期，另两个所述移相器将信号延时一个时钟周期；
17.所述270
°
采样电路由四个移相器串联组成，其中三个所述移相器将信号延时0.75个时钟周期，另一个所述移相器分别将信号延时一个时钟周期。
18.进一步，所述接收端组件还包括锁相环；所述移相器均为边沿d触发器，所述移相器的cp端均连接所述锁相环的输出端。
19.采用上述进一步方案的有益效果是：通过锁相环仿制一个时钟信号，使仿制的时钟信号和接收到的信号同步或相关，避免数据采样错误。
20.进一步，所述上升沿判断电路包括第一异或门、第一与门、第一移相器；
21.所述第一异或门的一个输入端连接对应的所述移相采样电路内最后一个所述移相器的输入端，另一个输入端连接对应的所述移相采样电路内最后一个所述移相器的输出端；
22.所述第一与门的一个输入端通过一非门连接对应的所述移相采样电路内最后一个所述移相器的输入端，另一端连接所述第一异或门的输出端；
23.所述第一移相器的输入端连接所述第一与门的输出端，输出端连接所述数据选择器的输入端。
24.进一步，所述下降沿判断电路包括第二异或门、第二与门、第二移相器；
25.所述第二异或门的一个输入端连接对应的所述移相采样电路内最后一个所述移相器的输入端，另一个输入端连接对应的所述移相采样电路内最后一个所述移相器的输出端；
26.所述第二与门的一个输入端连接对应的所述移相采样电路内最后一个所述移相器的输入端，另一端连接所述第二异或门的输出端；
27.所述第二移相器的输入端连接所述第二与门的输出端，输出端连接所述数据选择器的输入端。
28.进一步，所述发送端组件还包括输入寄存器，所述输入寄存器的输入端接收数据，输出端连接所述发送器的输入端；
29.所述接收端组件还包括输出寄存器，所述输出寄存器的输入端连接所述数据选择器的输出端，输出端输出数据。
30.采用上述进一步方案的有益效果是：输入寄存器直接将来自上位协议的系统位宽的数据转变为8位数据。
31.进一步，所述发送端组件还包括编码器，所述编码器设置在所述输入寄存器的输出端和所述发送器的输入端之间；所述编码器将8b数据编码为10b数据；
32.所述接收端组件还包括解码器，所述解码器设置在所述数据选择器的输出端和所述输出寄存器的输入端之间；所述解码器将10b数据解码为8b数据。
33.采用上述进一步方案的有益效果是：编码器将8位为数据转化为10位数据，能够可以保持良好的直流平衡，增加了数据的传输距离。
34.进一步，所述发送端组件还包括并串转换器，所述并串转换器设置在所述编码器的输出端和所述发送器的输入端之间；所述并串转换器将编码结果串行化；
35.所述接收端组件还包括串并转换器，所述串并转换器设置在所述解码器的输出端和所述输出寄存器的输入端之间；所述串并转换器将串行数据转换成并行数据。
36.采用上述进一步方案的有益效果是：所述并串转换器将将编码结果串行化，串行数据能够仅通过一根传输线缆输送数据，同时抗干扰能力强，成本也相对较低。
37.进一步的，所述发送器和所述接收器通过差分接口和差分信号传输线缆连接。
38.采用上述进一步方案的有益效果是：通过差分信号传输数据，提高了线缆的抗干扰能力，并且能有效抑制电磁干扰。
附图说明
39.图1为本实用新型一种非同源时钟数据恢复的数据传输系统的结构示意图；
40.图2为本实用新型图的空间采样器的电路结构示意图；
41.图3为本实用新型图的实施例1的上升沿判断电路的电路结构示意图；
42.图4为本实用新型图的下降沿判断电路的电路结构示意图；
43.图5为本实用新型图的实施例2的上升沿判断电路的电路结构示意图。
44.附图中，各标号所代表的部件列表如下：
45.1、发送端组件，11、输入寄存器，12，编码器，13、并串转换器，14、发送器，2、接收端组件，21、接收器，22、空间采样器，23、鉴相器，24、数据选择器，25、串并转换器，26、解码器，27、输出寄存器，28、锁相环，3、差分接口，4、差分信号传输线缆。
具体实施方式
46.以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。
47.实施例1
48.如图1所示，一种非同源时钟数据恢复的数据传输系统，包括发送端组件1和接收端组件2。发送端组件1包括输入寄存器11、编码器12、并串转换器13和发送器14。接收端组件2包括接收器21、空间采样器22、鉴相器23、数据选择器24、串并转换器25、解码器26、输出寄存器27和锁相环28。
49.输入寄存器11是fifo(first input first output，先进先出)寄存器，并且在非满的状态下写入。输入寄存器11的输入端连接上层协议层，用于接收待传输的数据，并且输入位宽对应上层协议的系统位宽，输入寄存器11的输出位宽为8位。输入寄存器11将待传输的数据转换为8位数据。
50.编码器12的输入端连接输入寄存器11的输出端。编码器12为8b/10b编码器，将待传输的数据由8位数据转换为10位数据。8b/10b编码方案通常是将8位数据分为3个最高有
效位和5个最低有效位，然后将其中的3位的子分组编码为4位，并将其中的5位的子分组编码为6位，再将它们组合成10位数据。8b/10b编码方法的代码组合包含256个数据字符编码和12个控制字符编码，在本实施例中，控制字符为k28.5，当编码器12空闲时，发出控制字符，作为字边界的指示。8b/10b编码保证了“1”和“0”的相对平衡，简化了时钟恢复，增加了数据的传输距离。
51.并串转换器13的输入端连接编码器12的输出端，将10位编码结果串行化，得到lvttl(lowvoltage transistor
‑
transistor logic，低电压晶体管
‑
晶体管逻辑)电平的高速串行码流。并行数据能够仅通过一根传输线缆输送数据，同时抗干扰能力强，传输成本也相对较低。
52.发送器14的输入端连接并串转换器13的输出端，将来自并串转换器13的lvttl电平的高速串行码流转换成差分信号，并向接收器21发送。通过差分信号传输数据，提高了线缆的抗干扰能力，并且能有效抑制电磁干扰。
53.接收器21和发送器14通过差分接口3和差分信号传输线缆4进行信号连接，并且接收器21差分信号重新转化为lvttl电平的高速串行码流。
54.如图2所示，空间采样器22包括四个移相采集电路，分别是0
°
采样电路221、90
°
采样电路222、180
°
采样电路223和270
°
采样电路224。四个移相采集电路的输入端均连接接收器21的输出端，分别通过0
°
、90
°
、180
°
、270
°
的相位差对接收器21输出的lvttl电平的高速串行码流进行采样。
55.并且每个移相采集电路均由四个移相器串联组成，移相器均为边沿d触发器，并且移相器包括0
°
移相器225和90
°
移相器226。0
°
移相器225的cp端连接锁相环28，锁相环28向0
°
移相器225的cp端输出与信号同步的时钟信号，使0
°
移相器225将信号延时一个时钟周期。90
°
移相器226的cp端连接锁相环28，锁相环28向90
°
移相器226的cp端输出与信号相差90
°
的时钟信号，使90
°
移相器226将信号延时0.75个时钟周期。
56.其中，0
°
采样电路221由四个0
°
移相器225串联组成。最后一个0
°
移相器225的输入端为0
°
采样电路221的第一输出端，输出端为0
°
采样电路221的第二输出端。0
°
采样电路221的第二输出端输出采样值。
57.90
°
采样电路222由三个0
°
移相器225和一个90
°
移相器226串联组成，并且靠近输出端的最后一个移相器为0
°
移相器225。最后一个0
°
移相器225的输入端为90
°
采样电路222的第一输出端，输出端为90
°
采样电路222的第二输出端。90
°
采样电路221的第二输出端输出采样值。
58.180
°
采样电路223由两个0
°
移相器225和两个90
°
移相器226串联组成，并且靠近输出端的最后一个移相器为0
°
移相器225。最后一个0
°
移相器225的输入端为180
°
采样电路223的第一输出端，输出端为180
°
采样电路223的第二输出端。180
°
采样电路221的第二输出端输出采样值。
59.270
°
采样电路224由一个0
°
移相器225和三个90
°
移相器226串联组成，并且靠近输出端的最后一个移相器为0
°
移相器225。最后一个0
°
移相器225的输入端为270
°
采样电路224的第一输出端，输出端为270
°
采样电路224的第二输出端。270
°
采样电路221的第二输出端输出采样值。
60.鉴相器23包括四个上升沿判断电路，上升沿判断电路和移相采集电路一一对应。
如图3所示，上升沿判断电路包括第一异或门231、第一与门232和第一移相器233。第一异或门231的一个输入端连接对应的移相采样电路的第一输入端，另一个输入端连接对应的移相采样电路的第二输出端。第一与门232的一个输入端通过一个非门连接对应的移相采样电路的第一输出端，另一端连接第一异或门231的输出端。第一移相器233的输入端连接第一与门232的输出端，将第一与门232的输出结果延时后输出。当对应的移相采样电路的第一输出端和第二输出端的值不同，并且当对应的移相采样电路的第一输出端的值为“0”时，第一与门232输出“1”，从而判断出对应的移相采样电路的采样值的上升沿。
61.鉴相器23还包括四个下降沿判断电路，下降沿判断电路和移相采集电路一一对应。如图4所示，下降沿判断电路包括第二异或门234、第二与门235和第二移相器236。第二异或门234的一个输入端连接对应的移相采样电路的第一输入端，另一个输入端连接对应的移相采样电路的第二输出端。第二与门235的一个输入端连接对应的移相采样电路的第一输出端，另一端连接第二异或门236的输出端。第二移相器236的输入端连接第二与门235的输出端，将第二与门235的输出结果延时后输出。当对应的移相采样电路的第一输出端和第二输出端的值不同，并且当对应的移相采样电路的第一输出端的值为“1”时，第二与门235输出“1”，从而判断出对应的移相采样电路的采样值的下降沿。
62.数据选择器24具有四个数据输入端和八个地址输入端。数据选择器24的四个数据输入端分别连接四个移相采样电路的第二输出端，八个地址输入端分别连接四个上升沿判断电路、四个下降沿判断电路的输出端。数据选择器24根据八个地址输入端的输入信号，从四个数据输入端的输入信号中选出一个并从输出端输出。
63.设0
°
采样电路221对应的上升沿判断电路的输出信号为aap、下降沿判断电路的输出信号为aan；90
°
采样电路222对应的上升沿判断电路的输出信号为bbp、下降沿判断电路的输出信号为bbn；180
°
采样电路223对应的上升沿判断电路的输出信号为ccp、下降沿判断电路的输出信号为ccn；270
°
采样电路224对应的上升沿判断电路的输出信号为ddp、下降沿判断电路的输出信号为ddn。
64.当aap＝bbp＝1and ccp＝ddp＝0,或者aan＝bbn＝1and ccn＝ddn＝0时，数据选择电路24判断0
°
时钟为最佳的采样时钟，并将0
°
采样电路221的采样值由输出端输出。
65.当aap＝bbp＝ccp＝1and ddp＝0,或者aan＝bbn＝ccn＝1and ddn＝0时，数据选择电路24判断90
°
时钟为最佳的采样时钟，并将90
°
采样电路222的采样值由输出端输出。
66.当aap＝bbp＝ccp＝ddp＝1,或者aan＝bbn＝ccn＝ddn＝1时，数据选择电路24判断180
°
时钟为最佳的采样时钟，并将180
°
采样电路223的采样值由输出端输出。
67.当aap＝1and bbp＝ccp＝ddp＝0，或者aan＝1and bbn＝ccn＝ddn＝0时，数据选择电路24判断270
°
时钟为最佳的采样时钟，并将270
°
采样电路224的采样值由输出端输出。
68.串并转换器25的输入端连接数据选择电路24的输出端，串并转换器25将串行信号转换成10位的并行数据。解码器26的输入端连接串并转换器25的输出端，输出端连接输出寄存器27的输出端。解码器26是8b/10b解码器，将10位数据还原为8位，并将数据送至输出寄存器27，输出寄存器27的输出端将数据传输到上层协议层。
69.本实施例通过对接收到的信号进行多个不同相位的采样，然后利用鉴相器和数据选择器从不同相位的采样时钟里选择最佳的采样时钟，提高采样的准确率。并且本实施例仅采用逻辑电路实现，不依赖其他芯片及电路，可靠且成本低。
70.实施例2
71.本实施与实施例1的区别在于，如图5所示，上升沿判断电路中，第一与门232的一个输入端连接对应的移相采样电路的第二输出端，另一端连接第一异或门231的输出端。当对应的移相采样电路的第一输出端和第二输出端的值不同，并且当对应的移相采样电路的第二输出端的值为“1”时，第一与门232输出“1”，从而判断出对应的移相采样电路的采样值的上升沿。通过直接检测对应的移相采样电路的采样值是否位于高电平，能够更准确地判断出采样值的上升沿。
72.以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。