技术特征：
1.一种适用于tpc编码的速率匹配系统，其特征在于：包括数据注入模块、tpc编码模块和乒乓ram模块；所述数据注入模块输出端与所述tpc编码模块输入端连接，所述tpc编码模块输出端与所述乒乓ram模块输入端连接；其中：所述数据注入模块用于接收乒乓ram模块发出数据触发信号，根据所述指示信号产生预先设定的帧长数据输出；所述tpc编码模块用于完成turbo乘积码编码并输出编码信号；所述乒乓ram模块接收所述编码信号进行速率匹配，并产生写入切换信号做ram切换，以此完成ram的写入，当读取时，所述乒乓ram模块产生读取切换信号做ram切换，以此完成ram的读取。2.如权利要求1所述的一种适用于tpc编码的速率匹配系统，其特征在于：所述乒乓ram模块包括第一速率匹配模块和第二速率匹配模块，所述第一速率匹配模块速率匹配方法包括：步骤s1:计算出乒乓操作的匹配过程所能容忍的最大编码延时，设乒乓ram模块深度为d，tpc后帧同步字长度为32bit，最大编码延时为ed
m
，系统时钟为f
sys
，系统时钟下周期为单位t＝1/f
sys
，码率为r
b
，帧间隔为k，编码前数据帧长为3232bit，最低码率的最大不溢出时间为：对上述公式变形得出：对上述公式变形得出：由得出：步骤s2:设tpc实际编码延时为ed，当ed≥ed
m
时，在ram读取数据剩余量小于设定值时，向数据注入模块请求编码数据，设第一速率匹配模块的地址为a由于读写均为单bit数据，为保证ram不溢出，设：ed-a≤d-ed对该公式变形为：a≥2
×
ed-d，其中定义：ed≤d≤2
×
ed；为保证ram不被读空，设：a≤d；当ed≥ed
m
时，为保证系统正常工作，编码前读取数据触发信号产生条件满足以下门限时可保证系统正常工作:2
×
ed-d≤a≤ded≤d≤2
×
ed当ed≤ed
m
时，tpc编码前总bit为3232，tpc编码后总bit为4096，以一帧数据长度为缓存
深度，设最大码速率为20mbps，同时满足不溢出条件：d＝4096+32bit为保证ram不被读空，设：a≤4128，当ed≤ed
m
时，编码前读取数据触发信号产生条件满足以下门限：3.如权利要求2所述的一种适用于tpc编码的速率匹配系统，其特征在于：所述第二速率匹配模块速率匹配方法包括：步骤p1:计算出乒乓操作的匹配过程所能容忍的最大编码延时，设乒乓ram模块深度为d，tpc后帧同步字长度为32bit，最大编码延时为ed
m
，系统时钟为f
sys
，系统时钟下周期为单位t＝1/f
sys
，码率为r
b
，帧间隔为k，编码前数据帧长为3232bit，最低码率的最大不溢出时间为：对上述公式变形得出：对上述公式变形得出：由得出：步骤p2:设tpc实际编码延时为ed，当ed≥ed
m
时，在ram读取数据剩余量小于设定值时，向数据注入模块请求编码数据，设第一速率匹配模块的地址为b由于读写均为单bit数据，为保证ram不溢出，设：ed-b≤d-ed对该公式变形为：b≥2
×
ed-d，其中定义：ed≤d≤2
×
ed；为保证ram不被读空，设：b≤d；当ed≥ed
m
时，为保证系统正常工作，编码前读取数据触发信号产生条件满足以下门限时可保证系统正常工作:2
×
ed-d≤b≤ded≤d≤2
×
ed当ed≤ed
m
时，tpc编码前总bit为3232，tpc编码后总bit为4096，以一帧数据长度为缓存
深度，设最大码速率为20mbps，同时满足不溢出条件：d＝4096+32bit为保证ram不被读空，设：b≤4128，当ed≤ed
m
时，编码前读取数据触发信号产生条件满足以下门限：4.如权利要求2或3所述的一种适用于tpc编码的速率匹配系统，其特征在于：以乒乓ram模块深度d为周期产生数据触发信号，以保证编码连续性。
技术总结
本发明公开了一种适用于TPC编码的速率匹配系统，包括数据注入模块、TPC编码模块和乒乓RAM模块；数据注入模块输出端与TPC编码模块输入端连接，TPC编码模块输出端与乒乓RAM模块输入端连接；本发明动态范围宽，利用基于请求的乒乓RAM结构做调制源速率匹配，可以适应大码速率动态范围；使用条件宽松，根据本发明算出该编码模式的请求时刻，理论上可以适用于所有调制源设计。乒乓逻辑设计巧妙，完成乒乓操作的代价小，丢数条件苛刻，本发明请求信号产生经过严格计算得出，考虑到存储器读空写满情况，理论上可保证速率匹配过程完全无数据丢失。失。失。
技术研发人员：徐杰 潘云强
受保护的技术使用者：北京融为科技有限公司
技术研发日：2022.03.29
技术公布日：2022/6/17