利用SPI接口传输音频数据的方法、装置和处理器与流程

利用spi接口传输音频数据的方法、装置和处理器
技术领域
1.本技术涉及智能家居技术领域，特别是涉及一种利用spi接口传输音频数据的方法、装置、处理器、存储介质和程序产品。


背景技术：

2.随着人工智能技术的发展，语音采集需求的场景越来越多，因此对mcu(microcontroller unit，单片微型计算机)的语音采集能力提出了要求，通常情况下音频采集的需求由具备音频接口的mcu完成，很多不具备音频接口的mcu厂家也希望能通过匹配音频接口的特性完成与音频接口的双向通信从而拓展自己芯片的应用领域。
3.目前不具备音频接口的芯片厂家和行业开发者提出了一些解决方案，主要基于厂家芯片自身处理器的硬件资源来设计，应用到了自身芯片的脉冲计数功能和多个定时器资源，还有一些方法通过利用芯片的外设器件模拟音频接口的特性。目前的这些方法获取的音频信号偏差大，导致获取的语音失真或者噪音较多。


技术实现要素：

4.基于此，有必要针对上述技术问题，提供一种能够提高音频数据传输准确性的利用spi接口传输音频数据的方法、装置、处理器、存储介质和程序产品。
5.第一方面，本技术提供了一种应用于处理器的利用spi接口传输音频数据的方法，处理器设置有gpio(general-purpose input/output，通用型输入与输出接口)接口和spi(serial peripheral interface，串行外设接口)接口，spi接口与外部音频设备的i2s接口连接。该方法包括：
6.上电启动，配置监测接口的工作模式为监测模式；
7.根据预设配置参数，配置spi接口与i2s接口基于i2s接口提供的时钟信号同步；
8.当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号；
9.若时钟信号为预设启动电平信号，则由spi接口接收外部音频设备发送的音频数据。
10.在其中一个实施例中，预设配置参数为左对齐模式下的配置参数，处理器的工作模式为slave模式，外部音频设备的工作模式为master模式。
11.在其中一个实施例中，该方法还包括：若时钟信号为预设准备电平信号，则将spi接口设置为准备工作状态。
12.在其中一个实施例中，预设启动电平信号为低电平。
13.在其中一个实施例中，处理器设置有音频缓存区；若时钟信号为预设启动电平信号，则由spi接口接收的外部音频设备发送的音频数据包括：若时钟信号为预设启动电平信号，则由spi接口的读队列对外部音频设备发送的音频数据进行读取，将音频数据写入音频缓存区；还包括：若时钟信号为预设启动电平信号，由spi接口的写队列将音频缓存区中的音频输出数据写入i2s接口。
14.在其中一个实施例中，处理器设置有dma控制器，dma控制器与音频缓存区以及spi接口关联；若时钟信号为预设启动电平信号，则由spi接口的读队列对外部音频设备发送的音频数据进行读取，将音频数据写入音频缓存区包括：若时钟信号为预设启动电平信号，则控制dma控制器触发读中断线程；执行读中断线程，以对外部音频设备发送的音频数据进行读取，并将音频数据写入音频缓存区；若时钟信号为预设启动电平信号，由spi接口的写队列将音频缓存区中的音频输出数据写入i2s接口包括：若时钟信号为预设启动电平信号，则控制dma控制器触发写中断线程；执行写中断线程，以对音频缓存区的音频输出数据进行读取，并将音频输出数据写入i2s接口。
15.第二方面，本技术还提供了一种应用于处理器的利用spi接口传输音频数据的装置，处理器设置有监测接口和spi接口，spi接口与外部音频设备的i2s接口连接。该装置包括：
16.配置模块，用于上电启动，配置监测接口的工作模式为监测模式；
17.同步模块，用于根据预设配置参数，配置spi接口与i2s接口基于i2s接口提供的时钟信号同步；
18.监测模块，用于当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号；
19.传输模块，用于若时钟信号为预设启动电平信号，则由spi接口接收外部音频设备发送的音频数据。
20.第三方面，本技术还提供了一种处理器，处理器设置有监测接口和spi接口，spi接口与外部音频设备的i2s接口连接。该处理器执行该计算机程序时实现以下步骤：
21.上电启动，配置监测接口的工作模式为监测模式；
22.根据预设配置参数，配置spi接口与i2s接口基于i2s接口提供的时钟信号同步；
23.当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号；
24.若时钟信号为预设启动电平信号，则由spi接口接收外部音频设备发送的音频数据。
25.第四方面，本技术还提供了一种计算机可读存储介质。该计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以下步骤：
26.上电启动，配置监测接口的工作模式为监测模式；
27.根据预设配置参数，配置spi接口与i2s接口基于i2s接口提供的时钟信号同步；
28.当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号；
29.若时钟信号为预设启动电平信号，则由spi接口接收外部音频设备发送的音频数据。
30.第五方面，本技术还提供了一种计算机程序产品。该计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现以下步骤：
31.上电启动，配置监测接口的工作模式为监测模式；
32.根据预设配置参数，配置spi接口与i2s接口基于i2s接口提供的时钟信号同步；
33.当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号；
34.若时钟信号为预设启动电平信号，则由spi接口接收外部音频设备发送的音频数据。
35.上述利用spi接口传输音频数据的方法、装置、处理器、存储介质和计算机程序产
品，应用于处理器，处理器设置有监测接口和spi接口，所述spi接口与外部音频设备的i2s接口连接，处理器上电启动，配置监测接口的工作模式为监测模式；根据预设配置参数，配置spi接口与i2s接口基于i2s接口提供的时钟信号同步；当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号；若时钟信号为预设启动电平信号，则由spi接口接收外部音频设备发送的音频数据。整个方案通过处理器中的监测接口对外部音频设备产生的时钟信号进行监测，当时钟信号为预设电平信号时，由处理器中spi接口对音频数据进行读写，处理器与外部音频设备在时序上同步，相比目前的通过模拟信号进行音频数据读取的方法，减少了数据错位的情况，保证了音频数据的准确性，减少了噪音的产生。
附图说明
36.图1为一个实施例中利用spi接口传输音频数据的方法的应用环境图；
37.图2为一个实施例中利用spi接口传输音频数据的方法的流程示意图；
38.图3为另一个实施例中利用spi接口传输音频数据的方法的流程示意图；
39.图4为又一个实施例中利用spi接口传输音频数据的方法的流程示意图；
40.图5为一个实施例中spi接口的信号时序图；
41.图6为一个实施例中利用spi接口传输音频数据的装置的结构框图；
42.图7为一个实施例中处理器的内部结构图。
具体实施方式
43.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
44.本技术实施例提供的利用spi接口传输音频数据的方法，可以应用于如图1所示的应用环境中。其中，处理器102通过数据线与外部音频设备104进行通信。处理器102设置有监测接口和spi(serial peripheral interface，串行外设接口)接口，spi接口与外部音频设备的i2s(inter—ic sound，集成电路内置音频总线)接口连接，处理器的spi接口的cs(chip select，片选)/clk(clock，时钟信号)/mosi(master output/slave input，主机输出从机输入)/miso(master input/slave output，主机输入从机输出)引脚分别连接外部音频设备i2s接口的lrck(left and right channel clock，左右通道时钟)/bclk(bit clock，位时钟)/asdout(serial data out，串行数据输出)/asdin(serial data in，串行数据输入)引脚。其中，处理器102可以为设置有spi接口单不具备i2s接口的处理器，如处理器可以为mcu(microcontroller unit，微控制单元)、soc(system on chip，片上芯片)等，本技术在此不作限定。
45.在一个实施例中，如图2所示，提供了一种应用于处理器的利用spi接口传输音频数据的方法，以该方法应用于图1中的处理器为例进行说明，包括以下步骤：
46.步骤202，上电启动，配置监测接口的工作模式为监测模式。
47.其中，监测接口用于监测i2s接口的lrck电平变化，可以为gpio接口，也可以为其他监测接口，本技术实施例在此不作限定。
48.具体地，处理器通电启动后，开始配置监测接口的工作模式，将监测接口的工作模
式配置为监测模式，即监测i2s的时钟信号。
49.步骤204，根据预设配置参数，配置spi接口与i2s接口基于i2s接口提供的时钟信号同步。
50.其中，预设配置参数为时钟极性和相位极性，对于spi接口，它的工作模式是模式0，对于i2s接口，它的为左对齐模式，spi接口和i2s接口的配置都由处理器来完成。
51.具体地，处理器获取spi接口与i2s接口共有的预设配置参数，根据预设配置参数中的时钟极性和相位极性的数值对spi接口进行配置。音频设备中i2s接口也是基于相同的时钟极性和相位极性进行配置，以使spi接口与i2s接口基于相同的时钟信号、相位信号进行同步。
52.步骤206，当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号。
53.具体地，当处理器的监测接口监测到i2s接口的lrck引脚生成的时钟信号时，识别时钟信号。
54.步骤208，若时钟信号为预设启动电平信号，则由spi接口接收外部音频设备发送的音频数据。
55.其中，预设启动电平信号可以设置为低电平，因为处理器的spi接口的cs片选引脚在低电平时有效，在低电平时进行工作。预设启动电平信号也可以设置为高电平，根据具体需求进行设定，本实施例在此不作限定。
56.具体地，若处理器的监测接口识别到i2s接口的lrck引脚生成的时钟信号与预设启动电平信号相同时，则通过spi接口接收外部音频设备发送的音频数据，spi接口具有双向通信功能，还可以将处理器需要发送的音频输出数据写入外部音频设备的i2s接口。
57.上述利用spi接口传输音频数据的方法应用于处理器，处理器设置有监测接口和spi接口，所述spi接口与外部音频设备的i2s接口连接，处理器上电启动，配置监测接口的工作模式为监测模式；根据预设配置参数，配置spi接口与i2s接口基于i2s接口提供的时钟信号同步；当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号；若时钟信号为预设启动电平信号，则由spi接口接收外部音频设备发送的音频数据。整个方案通过处理器中的监测接口对外部音频设备产生的时钟信号进行监测，当时钟信号为预设电平信号时，由处理器中spi接口对音频数据进行读写，处理器与外部音频设备在时序上同步，相比目前的通过模拟信号进行音频数据读取的方法，减少了数据错位的情况，保证了音频数据的准确性，减少了噪音的产生。
58.在一个可选的实施例中，预设配置参数为左对齐模式下的配置参数，处理器的工作模式为slave模式，外部音频设备的工作模式为master模式。
59.具体地，处理器的工作模式为slave模式，外部音频设备的工作模式为master模式预设配置参数为时钟极性和相位极性都为0。
60.由于两个i2s设备通信时，负责提供时钟(即bclk信号)和左右声道信号(即lrck信号)的一方称为master，而接受时钟信号和左右声道信号的一方称为slave。这里master的时钟和左右声道信号是由芯片内部的逻辑电路来按照i2s的时序来实现的，普通的mcu没有i2s接口，因此如果作为master需要消耗很多mcu的资源。本技术的思路就是利用音频设备本身的i2s接口，使i2s接口工作在master模式。
61.由于spi接口按照数据在时钟的极性和相位有多种工作模式，当spi接口的时钟极
性为0时且相位为0时，它作为slave设备需要的信号形态刚好是i2s作为master在左对齐模式下输出的信号形态，因此i2s上输出的数据能够被spi接口准确接收。
62.本实施例中，外部音频设备的i2s接口与处理器的spi接口在时序上完全一致，因此数据传输时各管脚信号之间没有任何的延时，数据也不会产生移位，提高了音频数据传输的准确性。
63.在一个可选的实施例中，该方法还包括：若时钟信号为预设准备电平信号，则将spi接口设置为准备工作状态。
64.其中，预设准备电平信号可以设置为高电平，因为处理器的spi接口的cs片选引脚在高电平时不工作。预设准备电平信号根据具体需求进行设定，本实施例在此不作限定。
65.具体地，若处理器的监测接口识别到i2s接口的lrck引脚生成的时钟信号与预设准备电平信号相同时，将spi接口的工作状态设置为准备工作状态，当处理器的监测接口识别到i2s接口的lrck引脚生成的时钟信号与预设启动电平信号相同时，则直接进行与外部音频设备之间音频数据的读写。
66.本实施例中，通过在预设准备电平信号下，将spi接口进入准备工作状态，进而在i2s产生的时钟信号由预设准备电平信号变为预设启动电平信号时，对外部音频设备产生的音频数据进行读写，收到的数据不会出现错位的情况，保证语音数据的正确性，否则就会出现噪音。
67.在一个可选的实施例中，预设启动电平信号为低电平。
68.当若时钟信号为预设启动电平信号，spi接口还可以将处理器需要发送的数据传输至i2s接口，实现双向通信。
69.在一个可选的实施例中，处理器设置有音频缓存区；若时钟信号为预设启动电平信号，则由spi接口接收的外部音频设备发送的音频数据包括：若时钟信号为预设启动电平信号，则由spi接口的读队列对外部音频设备发送的音频数据进行读取，将音频数据写入音频缓存区；还包括：若时钟信号为预设启动电平信号，由spi接口的写队列将音频缓存区中的音频输出数据写入i2s接口。
70.具体地，如图3所示，处理器在上电后配置gpio的工作模式为监测模式，配置spi接口的时钟极性与相位极性为0，与i2s的左对齐模式一致，外部音频设备(即语音编解码芯片)的i2s设置为master模式，spi设置为slave模式，对音频缓存区进行初始化配置，即将spi接口的读写队列与音频缓存区进行关联。若监测接口监测i2s接口的lrck信号为预设准备电平信号(本实施例中设置为高电平)，则将spi接口设置为准备工作状态，当监测接口监测到i2s接口的lrck信号为预设启动电平信号(本实施例中设置为低电平)，spi接口在产生中断时，通过fifo读写队列对需要读写的数据进行处理，当需要读音频数据时，spi接口的读队列将spi输入数据线上的音频数据，处理器将音频数据从读队列写入音频缓存区。当处理器需要将音频输出数据写入i2s接口时，处理器把音频输出数据写入音频缓存区，写队列从音频缓存区中读取音频输出数据，spi的逻辑电路会自动将写队列里面的数据发送到spi的输出数据线上，实现spi接口的双向通信。
71.在一个可选的实施例中，处理器设置有dma控制器；若时钟信号为预设启动电平信号，则由spi接口的读队列对外部音频设备发送的音频数据进行读取，将音频数据写入音频缓存区包括：若时钟信号为预设启动电平信号，则控制dma控制器触发读中断线程；执行读
中断线程，以对外部音频设备发送的音频数据进行读取，并将音频数据写入音频缓存区；若时钟信号为预设启动电平信号，由spi接口的写队列将音频缓存区中的音频输出数据写入i2s接口包括：若时钟信号为预设启动电平信号，则控制dma控制器触发写中断线程；执行写中断线程，以对音频缓存区的音频输出数据进行读取，并将音频输出数据写入i2s接口。
72.其中，音频缓存区包括音频读缓存区和音频写缓存区，dma控制器在初始化时与音频缓存区以及spi接口关联。
73.具体地，如图4所示，处理器可以设置有dma控制器，dma控制器为处理器的一个外设，初始化时将dma控制器与处理器设置为内存-外设关联模式，dma工作模式配置为lli(link list item，链表项)模式，并且在lli模式下降接收数据的缓存设置为ping_r、pong_r，将接收数据的缓存设置为ping_w、pong_w。
74.处理器在上电后配置gpio的工作模式为监测模式，配置spi接口的时钟极性与相位极性为0，与i2s的左对齐模式一致，spi接口的数据位长为16bit，i2s的数据位长设置为16bit。外部音频设备(即语音编解码芯片)的i2s设置为master模式，spi设置为slave模式，对音频读缓存区和音频写缓存区进行初始化配置。
75.如图5所示，若监测接口监测i2s接口的lrck信号(即时钟信号)为预设准备电平信号(本实施例中设置为高电平)，则将spi接口设置为准备工作状态，若时钟信号为预设启动电平信号(低电平)，则控制dma控制器触发读中断线程；处理器执行读中断线程，dma的ping_r、pong_r缓存上外部音频设备发送的音频数据进行读取，处理器将dma的ping_r、pong_r缓存上音频数据写入音频读缓存区。若处理器将数据写入音频写缓存区，dma控制器触发写中断线程，dma的ping_w、pong_w缓存从音频写缓存区读取需要写的数据，并将需要写的数据传输至i2s接口。
76.本实施例中，dma的lli模式能够保证数据不间断地传输，可以提高音频数据传输的完整性。此外，dma工作原理是利用硬件进行数据传输，因此能够节省mcu的资源，省去mcu对spi接口的fifo队列在中断发生时的数据操作，大大地提高音频数据的传输效率。
77.为了易于理解本技术实施例提供的技术方案，以完整的音频数据获取过程对本技术实施例提供的利用spi接口传输音频数据的方法进行简要说明：
78.(1)上电启动，配置监测接口的工作模式为监测模式。
79.(2)根据预设配置参数，配置spi接口与i2s接口基于i2s接口提供的时钟信号同步，预设配置参数为spi接口与i2s接口的共有配置参数。预设配置参数为左对齐模式下的配置参数，处理器的工作模式为slave模式，外部音频设备的工作模式为master模式。
80.(3)将dma控制器与处理器设置为内存-外设关联模式，dma工作模式配置为lli(link list item，链表项)模式，并且在lli模式下降接收数据的缓存设置为ping_r、pong_r，将接收数据的缓存设置为ping_w、pong_w。
81.(4)当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号。
82.(5)若时钟信号为预设准备电平信号(高电平)，则将spi接口设置为准备工作状态。
83.(6)若时钟信号为预设启动电平信号(低电平)，则控制dma控制器触发读中断线程；执行读中断线程，以对外部音频设备发送的音频数据进行读取，并将音频数据写入音频缓存区；
84.若时钟信号为预设启动电平信号，则控制dma控制器触发写中断线程；执行写中断线程，以对音频缓存区的音频输出数据进行读取，并将音频输出数据写入i2s接口。
85.应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
86.基于同样的发明构思，本技术实施例还提供了一种用于实现上述所涉及的利用spi接口传输音频数据的方法的利用spi接口传输音频数据的装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个利用spi接口传输音频数据的装置实施例中的具体限定可以参见上文中对于利用spi接口传输音频数据的方法的限定，在此不再赘述。
87.在一个实施例中，如图6所示，提供了一种利用spi接口传输音频数据的装置，包括：配置模块602、同步模块604、监测模块606和传输模块608，其中：
88.配置模块602，用于上电启动，配置监测接口的工作模式为监测模式；
89.同步模块604，用于根据预设配置参数，配置spi接口与i2s接口基于于i2s接口提供的时钟信号同步；
90.监测模块606，用于当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号；
91.传输模块608，用于若时钟信号为预设启动电平信号，则由spi接口接收外部音频设备发送的音频数据。
92.在一个可选的实施例中，预设配置参数为左对齐模式下的配置参数，处理器的工作模式为slave模式，外部音频设备的工作模式为master模式。
93.在一个可选的实施例中，监测模块606还用于若时钟信号为预设准备电平信号，则将spi接口设置为准备工作状态。
94.在一个可选的实施例中，预设启动电平信号为低电平。
95.在一个可选的实施例中，处理器设置有音频缓存区；传输模块608还用于若时钟信号为预设启动电平信号，则由spi接口的读队列对外部音频设备发送的音频数据进行读取，将音频数据写入音频缓存区；以及若时钟信号为预设启动电平信号，由spi接口的写队列将音频缓存区中的音频输出数据写入i2s接口。
96.在其中一个实施例中，处理器设置有dma控制器；传输模块608还用于若时钟信号为预设启动电平信号，则控制dma控制器触发读中断线程；执行读中断线程，以对外部音频设备发送的音频数据进行读取，并将音频数据写入音频缓存区；以及若时钟信号为预设启动电平信号，则控制dma控制器触发写中断线程；执行写中断线程，以对音频缓存区的音频输出数据进行读取，并将音频输出数据写入i2s接口。
97.上述利用spi接口传输音频数据的装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块
对应的操作。
98.在一个实施例中，提供了一种处理器，该计算机设备可以是终端，其内部结构图可以如图7所示。处理器设置有监测接口和spi接口，所述spi接口与外部音频设备的i2s接口连接。处理器用于提供计算和控制能力。该处理器的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该处理器的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过wifi、移动蜂窝网络、nfc(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种利用spi接口传输音频数据的方法。
99.本领域技术人员可以理解，图7中示出的结构，仅仅是与本技术方案相关的部分结构的框图，并不构成对本技术方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
100.在一个实施例中，提供了一种处理器，处理器设置有监测接口和spi接口，所述spi接口与外部音频设备的i2s接口连接，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：
101.上电启动，配置监测接口的工作模式为监测模式；
102.根据预设配置参数，配置spi接口与i2s接口基于i2s接口提供的时钟信号同步；
103.当监测接口监测到i2s接口生成的时钟信号时，识别时钟信号；
104.若时钟信号为预设启动电平信号，则由spi接口接收外部音频设备发送的音频数据。
105.在一个实施例中，处理器执行计算机程序时还实现以下步骤：预设配置参数为左对齐模式下的配置参数，处理器的工作模式为slave模式，外部音频设备的工作模式为master模式。
106.在一个实施例中，处理器执行计算机程序时还实现以下步骤：若时钟信号为预设准备电平信号，则将spi接口设置为准备工作状态。
107.在一个实施例中，处理器执行计算机程序时还实现以下步骤：预设启动电平信号为低电平。
108.在一个实施例中，处理器执行计算机程序时还实现以下步骤：处理器设置有音频缓存区；若时钟信号为预设启动电平信号，则由spi接口接收的外部音频设备发送的音频数据包括：若时钟信号为预设启动电平信号，则由spi接口的读队列对外部音频设备发送的音频数据进行读取，将音频数据写入音频缓存区；还包括：若时钟信号为预设启动电平信号，由spi接口的写队列将音频缓存区中的音频输出数据写入i2s接口。
109.在一个实施例中，处理器执行计算机程序时还实现以下步骤：处理器设置有dma控制器；若时钟信号为预设启动电平信号，则由spi接口的读队列对外部音频设备发送的音频数据进行读取，将音频数据写入音频缓存区包括：若时钟信号为预设启动电平信号，则控制dma控制器触发读中断线程；执行读中断线程，以对外部音频设备发送的音频数据进行读取，并将音频数据写入音频缓存区；若时钟信号为预设启动电平信号，由spi接口的写队列将音频缓存区中的音频输出数据写入i2s接口包括：若时钟信号为预设启动电平信号，则控制dma控制器触发写中断线程；执行写中断线程，以对音频缓存区的音频输出数据进行读取，并将音频输出数据写入i2s接口。
110.在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。
111.在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。
112.需要说明的是，本技术所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据。
113.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(read-only memory，rom)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(reram)、磁变存储器(magnetoresistive random access memory，mram)、铁电存储器(ferroelectric random access memory，fram)、相变存储器(phase change memory，pcm)、石墨烯存储器等。易失性存储器可包括随机存取存储器(random access memory，ram)或外部高速缓冲存储器等。作为说明而非局限，ram可以是多种形式，比如静态随机存取存储器(static random access memory，sram)或动态随机存取存储器(dynamic random access memory，dram)等。本技术所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本技术所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
114.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
115.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术的保护范围应以所附权利要求为准。