用于多通道的时钟恢复、接收器以及通信系统的制作方法
【技术领域】
[0001] 本发明的各种示例性实施例通常涉及一种数字数据处理，更具体地讲，涉及一种 用于多数据通道的时钟恢复、时钟数据恢复、接收器以及通信系统。
【背景技术】
[0002] 除非另外在此明确指出，否则在此处说明的资料并不一定是在本申请中公开主题 的现有技术，且也不应被视为是针对本申请公开的已认定现有技术。
[0003] 时钟恢复（ClockRecovery)或时钟数据恢复（Q)R，ClockandDataRecovery) 技术被用于各种数字数据处理，例如，输入/输出（I/O)接口、接收器和通信系统。例如， 当无时钟信号的数字数据流被传送至接收器时，接收器基于频率参考的近似值（proximate value)利用CDR技术生成时钟。查询时钟信号可使数据被恢复。然而现有CDR技术存在一 些问题。例如，很多⑶R技术在每个通道（channel)中要求数据流的相位锁定（PL，Phase Locking)。其会具有针对被锁定数据流克制其他流操作的影响。
[0004] 并行通信技术也被发展为同时使用多个数据通道来传送数据以提供高速度传输。
[0005] 因此，需要用于多数据流的更有效⑶R技术。
【发明内容】
[0006] 为了实现根据本发明的优势以及目的，本发明的一个方面提供了一种用于多数据 通道的时钟恢复装置，所述时钟恢复装置包括：多个通道模块，每个通道模块包括：频率检 测模块，基于从各自数据通道中接收的各自数据信号和全局信号生成中间信号；恢复模块， 响应所述各自数据信号和所述全局信号为所述各自数据通道恢复时钟信号；和全局信号生 成模块，从所述多个通道模块中接收且合并所述中间信号，以生成所述全局信号。
[0007] 根据另一个示例性方面，每个通道模块中的所述频率检测模块包括：参考信号生 成器，基于所述各自数据信号生成参考信号；反馈信号生成器，基于所述全局信号生成反馈 信号；和频率检测器，生成表示所述参考信号和所述反馈信号之间频率差异的所述中间信 号。
[0008] 在本发明的一些示例性方面，一种用于多数据通道的时钟恢复装置，包括：频率采 集模块，从多个数据通道中接收数据信号且基于从所述多个数据通道中的一个或多个活跃 通道中接收的至少一个数据信号生成全局信号，其中所述全局信号具有与所述一个或多个 活跃通道所使用的频率实质相同的频率；和多个恢复模块，分别与所述多个数据通道相对 应，所述多个恢复模块中的每一个恢复模块基于相应的数据信号通过旋转所述全局信号的 相位为所述相应的数据信号恢复时钟信号。
[0009] 本发明的另一个示例性方面提供了一种用于多数据通道的接收器，所述接收器包 括：多个通道模块，每个通道模块包括：频率检测模块，响应从各自数据通道中接收的各自 数据信号和全局信号生成中间信号；恢复模块，响应所述各自数据信号和所述全局信号为 所述各自数据通道恢复时钟信号和数据；和全局信号生成模块，从所述通道模块中接收且 合并所述中间信号，以生成所述全局信号。一些示例性方面提供了一种包含上述接收器的 通信系统。一些示例性方面提供了一种用于多种数据通道的时钟恢复方法，所述方法包括： 在包含至少两个通道模块和一个全局信号生成模块的装置中执行；使用在每个通道模块中 的频率检测模块，基于从各自数据通道中接收的各自数据信号和全局信号，生成中间信号； 使用每个通道模块中的恢复模块，响应所述各自数据信号和所述全局信号为各自数据通道 恢复时钟信号；且在所述全局信号生成模块中，从每个通道模块中接收且合并所述中间信 号以生成所述全局信号。
[0010] 本发明的一个示例性方面也提供了一种包含指令的有形计算机可读介质，其特征 在于，所述指令配置当被包含至少一个处理器、至少两个通道模块和一个全局信号生成模 块的装置而操作时，执行用于多数据通道的时钟恢复方法，所述方法包括：在包含至少两 个通道模块和一个全局信号生成模块的装置中执行；使用在每个通道模块中的频率检测模 块，基于从各自数据通道中接收的各自数据信号和全局信号，生成中间信号；使用每个通 道模块中的恢复模块，响应所述各自数据信号和所述全局信号为各自数据通道恢复时钟信 号；且使用所述全局信号生成模块，从每个通道模块中接收且合并所述中间信号以生成所 述全局信号。
[0011] 本发明的其他目的和优势将在随后的说明中被阐述且根据本说明也将是显而易 见的，或从本发明的实践中可被得知。本发明的目的和优势将通过尤其在随附权利要求中 指出的元素及结合的方法而被实现和达成。
[0012] 其也应被理解为前述一般性的说明以及随后详细的说明都是事例且仅是示例性 实施例，其并不限定本发明所要求的内容。
【附图说明】
[0013] 被编入且构成本说明书一部分的附图举例说明了本发明的示例性实施例且与详 细说明一起用于解释本发明的原理。
[0014] 图1示出一个示例性实施例的基于VCO的⑶R结构。
[0015] 图2示出一个示例性实施例的基于旋转器的⑶R结构。
[0016] 图3示出根据本发明一个示例性实施例的时钟恢复装置的框图。
[0017] 图4示出根据本发明另一个示例性实施例的时钟恢复装置的框图。
[0018] 图5示出根据本发明另一个示例性实施例的时钟恢复装置的框图。
[0019] 图6示出根据本发明一个示例性实施例的非主要（master-less)且无参考 (reference-less)的基于旋转的并行⑶R结构。
[0020] 图7示出根据本发明一个示例性实施例的抖动容差掩码（jittertolerance mask)和FLL相位噪声间的比较。
[0021] 图8示出根据本发明当抖动累积（jitteraccumulation)移除时SRCG和FLL的 相位噪声的变化。
[0022] 图9示出根据本发明的抖动抑制环路（loop)的数学模型。
[0023] 图10示出根据本发明的具有抖动抑制方案的SRCG的相位噪声的性能模拟结果。
[0024] 图11示出根据本发明一个示例性实施例的接收器的框图。
[0025] 图12示出根据本发明另一个示例性实施例的接收器的框图。
【具体实施方式】
[0026] 在以下详细说明中，附图作为其一部分用于进行参考。若无其他上下文另外指出， 在整个附图中尽可能使用相同的参考符号。
[0027] 本发明技术可应用于各种系统，例如，用于计算机的输入/输出（I/O)接口、接收 器和通信系统。如下本发明的示例性实施例将结合时钟恢复结构进行主要说明。然而，本 发明的示例性实施例并不局限于此种结构，其对于本领域的技术人员来说是很明显的。
[0028] 图1示出一个示例性实施例的基于压控振荡器（VCO,Voltage-Controlled Oscillator)的⑶R结构，且图2示出一个示例性实施例的基于旋转器（rotator)的⑶R结 构。
[0029] 考虑到功耗和面积效率，图1所示的基于旋转器的CDR结构相比图2所示的基于 VC0的CDR结构更适用于并行I/O应用。参考时钟信号不存在之情况，VC0需要被相位锁定 于一个通道（例如，主通道）的数据流中，且用于其他基于旋转器通道的CDR操作受制于相 位锁定VC0时钟信号的存在。
[0030] 图3示出根据一个示例性实施例的示例性时钟恢复装置300的框图。时钟恢复装 置300包括频率采集模块310以及多个恢复模块350_1、350_2、350_3和350_4。频率采集模 块310包括分别与每个数据通道相对应的多个频率检测模块320_1、320_2、320_3和320_4， 以及全局信号生成模块330。
[0031] 在此所使用的术语"模块（block)"包括用于执行公开实施例的多种技术。例 如，整个说明书中公开的各种"模块"可表示集成电路（IC，IntegratedCircuit)、 超大规模集成（VLSI，VeryLargeScaleIntegration)芯片、专用集成电路（ASIC， Application-SpecificIntegratedCircuit)，或任何硬件、固件、软件或其组合。
[0032] 如图3所示，频率采集模块310配置用于从多个数据通道中接收数据信号RD_1、 RD_2、RD_3和RD_4,且基于从一个或多个活跃数据通道中接收的数据信号RD_1、RD_2、RD_3 和RD_4中的至少一个生成全局信号（globalsignal)G_SIG。例如，多个频率检测模块 320_1、320_2、320_3和320_4中的每一个配置用于处理相应的数据信号RD_1、RD_2、RD_3 或RD_4以生成中间信号I_1、1_2、1_3或1_4,且全局信号生成模块330配置用于合并中间 信号1_1、1_2、1_3和1_4以生成全局信号G_SIG。活跃数据通道包括有效数据信号例如非 归零（NRZ，N〇-Return-t〇-Zer〇)信号被接收的通道。全局信号G_SIG具有与被一个或多个 活跃通道所使用的频率实质相同的频率。
[0033] 全局信号生成模块330包括振荡控制器340和振荡器346。振