AAC-OS膜的透射电子显微镜(TEM)图像中，并未清楚观看到结晶部分之间的边界，即晶界。于是，在CAAC-OS膜中，不太可能发生由于晶界而降低电子迀移率。
[0149]根据在基本上与样本表面平行的方向上观看到的CAAC-OS膜的TEM图像(截面TEM图像)，金属原子在结晶部分中以层状方式排列。每个金属原子层具有反映其上形成CAAC-OS膜的表面(在下文中，于其上形成CAAC-OS膜的表面被称为形成表面)、或CAAC-OS膜的上表面的形态，且与CAAC-OS膜的形成表面或上表面平行地配置。
[0150]另一方面，根据在基本上与样本表面垂直的方向上观看到的CAAC-OS膜的TEM图像(平面TEM图像)，金属原子在结晶部分中排列成三角或六角形配置。然而，在不同结晶部分之间的金属原子排列没有任何规律性。
[0151]从截面TEM图像和平面TEM图像的结果来看，在CAAC-OS膜中的多个结晶部分中发现了对准。
[0152]CAAC-OS膜通过X射线衍射(XRD)设备来受到结构分析。例如，当通过平面外(out-of-plane)方法来分析包括InGaZnO4结晶的CAAC-OS膜时，通常当衍射角(2 Θ )约为31°时出现峰值。此峰值是来自InGaZnO4结晶的(009)平面，其指出CAAC-OS膜中的结晶具有C-轴对准，且C-轴对准在基本上与形成表面或CAAC-OS膜的上表面垂直的方向上。
[0153]另一方面，当通过X光在基本上与C-轴垂直的方向上进入一样本的平面内(in-plane)方法来分析CAAC-OS膜时，通常当2 Θ约为56°时出现峰值。此峰值是来自InGaZnO4结晶的(110)平面。在此，将2Θ固定约为56°，在样本绕着作为轴(Φ轴)的样本表面的法线向量旋转的条件下进行分析(Φ扫描)。在样本是InGaZnO4的单晶氧化物半导体膜的情况下，六个峰值出现。这六个峰值是来自相当于(110)平面的结晶平面。另一方面，在CAAC-OS膜的情况下，即使当将2 Θ固定约为56°进行Φ扫描时仍未清楚观看到峰值。
[0154]根据上述结果，在具有C-轴对准的CAAC-OS膜中，尽管a_轴和b_轴的方向在多个结晶部分之间是不同的，但C-轴仍对准在与形成表面的法线向量或上表面的法线向量平行的方向上。于是，在截面TEM图像中观看到的排列成层状方式的每个金属原子层对应于与结晶的a-b平面平行的平面。
[0155]注意，结晶部分与CAAC-OS膜的沉积同时形成或通过如热处理的结晶化处理来形成。如上所述，结晶的C-轴对准在与形成表面的法线向量或CAAC-OS膜的上表面的法线向量平行的方向上。因此，例如，在通过蚀刻等来改变CAAC-OS膜之形状的情况下，C-轴可能不一定与形成表面的法线向量或CAAC-OS膜的上表面的法线向量平行。
[0156]再者，CAAC-OS膜中的结晶度不一定是一致的。例如，在从膜的上表面附近发生CAAC-OS膜的结晶生长的情况下，上表面附近的结晶度在一些情况下高于形成表面附近的结晶度。另外，当添加杂质到CAAC-OS膜时，添加杂质的区域中的结晶会改变，且CAAC-OS膜中的结晶度根据区域而改变。
[0157]注意，当通过平面外方法来分析具有InGaZnO4结晶的CAAC-OS膜时，除了 2 Θ约为31°的峰值之外，有时也观看到2 Θ约为36°的峰值。2Θ约为36°的峰值指出没有任何C-轴对准的结晶包括在部分的CAAC-OS膜中。最好在CAAC-OS膜中，出现2 Θ约为31°的峰值，不出现2 Θ约为36°的峰值。
[0158]在使用CAAC-OS膜的晶体管中，由于以可见光或紫外线照射而导致电特性的变化是很小的。因此，晶体管具有高可靠性。
[0159]注意，氧化物半导体膜可以是层叠的膜，包括例如非晶氧化物半导体膜、微晶氧化物半导体膜、和CAAC-OS膜中的两个或更多膜。
[0160]例如，CAAC-OS膜通过使用多晶氧化物半导体溅射靶材的溅射法来形成。当离子与溅射靶材碰撞时，包括在溅射靶材中的结晶区可能从靶材沿着a-b平面分离；换言之，具有与a-b平面平行的平面的溅射粒子(平板状的溅射粒子或片状的溅射粒子)可能从溅射靶材分离。在这种情况下，平板状的溅射粒子到达衬底，同时保持其结晶状态，由此能形成CAAC-OS 膜。
[0161]针对CAAC-OS膜的沉积，最好使用下列条件。
[0162]通过在沉积期间减少进入CAAC-OS膜中的杂质量，能防止结晶状态被杂质破坏。例如，可减少存在于沉积室中的杂质(例如，氢、水、二氧化碳、或氮)。此外，可减少沉积气体中的杂质。具体来说，使用露点为_80°C以下、最好是_100°C以下的沉积气体。
[0163]通过在沉积期间增加衬底加热温度，溅射粒子的迀移有可能发生在溅射粒子到达衬底表面之后。具体来说，在沉积期间的衬底加热温度高于或等于100°c且低于或等于740°C，最好高于或等于200°C且低于或等于500°C。当在沉积期间的衬底加热温度增加且平板状的溅射粒子到达衬底时，在衬底上发生了迀移，使得溅射粒子的平面附着于衬底。
[0164]再者，最好增加沉积气体中的氧比例且优化功率以在沉积时降低等离子体损坏。沉积气体中的氧比例是30vol %以上，最好是lOOvol %。
[0165]作为派射革E材的实例，下面说明了 In-Ga-Zn-O化合物革巴材。
[0166]为多晶的In-Ga-Zn-O化合物靶材通过以预定摩尔比混合InOx粉末、GaO γ粉末、和ZnOz粉末、施加压力、并在高于或等于1000°C且低于或等于1500°C的温度下进行热处理来制成。注意，Χ、γ、ζ各自为给定的正数。这里，InOx粉末与GaO Y粉末和ZnOz粉末的预定摩尔比是例如2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、或3:1:2。可根据所希望的溅射靶材而适当地决定粉末的种类和用于混合粉末的摩尔比。
[0167]当使用包括由本实施方式所述的氧化物半导体形成的沟道形成区的晶体管时，能容易地实现在全局快门系统中操作的像素电路，这使得有可能提供发射至对象的X光为少量的成像装置。
[0168]本实施方式能与其他实施方式所述的结构适当地组合而实施。
符号说明
[0169]100:成像装置，101:传感器衬底，102:闪烁器，103:Χ光源，104:Χ光，105:可见光，106:对象，200:像素电路，201:第一晶体管，202:第二晶体管，203:第三晶体管，204:第四晶体管，205:布线，210:像素电路，211:第一布线，212:第二布线，213:第三布线，214:第四布线，215:第五布线，216:第六布线，217:第七布线，220:光电二极管，250:像素电路，260:像素电路，280:像素电路，301:信号，302:信号，303:信号，304:信号，305:信号，315:半导体膜，316:半导体膜，317:半导体膜，501:信号，502:信号，503:信号，504:信号，505:信号，506:信号，507:信号，508:信号，509:信号，510:周期，511:周期，520:周期，531:周期，610:周期，611:周期，612:周期，620:周期，621:周期，622:周期，623:周期，631:周期，1211:导电膜，1212:导电膜，1213:导电膜，1214:导电膜，1215:导电膜，1218:导电膜，1219:导电膜，1220:导电膜，1221:导电膜，1222:导电膜，1223:导电膜，1224:导电膜，1225:导电膜，1226:导电膜，1227:导电膜，1228:栅极绝缘膜，1229:导电膜，1250:半导体层，1281:绝缘膜，1282:绝缘膜，1283:绝缘膜。
本申请基于2012年8月23日提交到日本专利局的日本专利申请N0.2012-184295，通过引用将其完整内容并入在此。
【主权项】
1.一种成像装置，包括: 闪烁器；及 多个像素电路，排列成具有多个列和多个行的矩阵并与所述闪烁器重叠，所述多个像素电路各包括: 光电二极管； 电荷累积部； 第一晶体管； 第二晶体管；及 第三晶体管， 其中所述第一晶体管的源极和漏极之一电连接于所述光电二极管， 其中所述第一晶体管的所述源极和所述漏极中的另一个电连接于所述电荷累积部， 其中所述第二晶体管的栅极电连接于所述电荷累积部， 其中所述第二晶体管的源极和漏极之一电连接于所述第三晶体管的源极和漏极之一， 其中至少所述第一晶体管包括沟道形成区，所述沟道形成区包括氧化物半导体， 其中重置所述电荷累积部的操作是在所述多个像素电路中基本上同时地进行的， 其中由所述光电二极管累积电荷的操作是在所述多个像素电路中基本上同时地进行的， 其中读取信号的操作对所述多个像素电路中的每个行顺序地进行，及 其中在一个行中的所述像素电路的所述第三晶体管的栅极电连接于一布线。
2.根据权利要求1所述的成像装置，其中所述第二晶体管包括包含氧化物半导体的沟道形成区。
3.根据权利要求1所述的成像装置，其中所述第三晶体管包括包含氧化物半导体的沟道形成区。
4.一种成像装置，包括: 闪烁器；及 多个像素电路，排列成具有多个列和多个行的矩阵并与所述闪烁器重叠，所述多个像素电路各包括: 光学传感器元件； 电荷累积部； 第一晶体管； 第二晶体管； 第三晶体管；及 第四晶体管， 其中所述第一晶体管的源极和漏极之一电连接于所述光学传感器元件， 其中所述第一晶体管的源极和漏极中的另一个电连接于所述电荷累积部， 其中所述第二晶体管的栅极电连接于所述电荷累积部， 其中所述第二晶体管的源极和漏极之一电连接于所述第三晶体管的源极和漏极之一， 其中所述第四晶体管的源极和漏极之一电连接于所述电荷累积部， 其中所述第一晶体管和所述第四晶体管各包括包含氧化物半导体的沟道形成区， 其中重置所述电荷累积部的操作是在所述多个像素电路中基本上同时地进行的， 其中由所述光学传感器元件累积电荷的操作在所述多个像素电路中基本上同时地进行， 其中读取信号的操作对所述多个像素电路中的每个行顺序地进行，及 其中在一个行中的所述像素电路的所述第三晶体管的栅极电连接于一布线。
5.根据权利要求4所述的成像装置，其中所述第二晶体管包括包含氧化物半导体的沟道形成区。
6.根据权利要求4所述的成像装置，其中所述第三晶体管包括包含氧化物半导体的沟道形成区。
7.根据权利要求4所述的成像装置，其中所述光学传感器元件为光电二极管。
8.根据权利要求4所述的成像装置，其中所述光学传感器元件包括一对电极及非晶硅层O
9.一种用以驱动成像装置的方法，所述成像装置包括闪烁器及多个像素电路，所述多个像素电路排列成具有多个列和多个行的矩阵并与所述闪烁器重叠，所述步骤包括: 第一步骤，基本上同时地进行重置包括在所述多个像素电路的每一个中的电荷累积部的操作； 第二步骤，以X光来照射所述闪烁器，使得包括在所述多个像素电路的每一个中的光学传感器元件是以从所述闪烁器发射的光来照射的； 第三步骤，基本上同时地进行由所述光学传感器元件在所述电荷累积部中累积电荷的操作；及 第四步骤，对所述多个像素电路中的每个行顺序地进行读取信号的操作， 其中所述第二步骤与所述第三步骤同步。
10.根据权利要求9所述的成像装置，其中所述光学传感器元件为光电二极管。
11.根据权利要求9所述的成像装置，其中所述光学传感器元件包括一对电极及非晶娃层。
【专利摘要】提供一种能够以少量的X光照射来获得图像数据的成像装置。成像装置使用X光来获得图像且包括闪烁器及多个像素电路，这些像素电路排列成矩阵并与闪烁器重叠。在像素电路中使用具有极小截止态电流的晶体管使来自电荷累积部的电荷的泄漏能尽可能地降低，且累积操作在所有像素电路中能基本上同时地进行。累积操作与X光照射同步，使得X光照射量能降低。
【IPC分类】H01L27-146, H01L29-786, A61B6-00, H04N5-374, G01T1-20, H04N5-32
【公开号】CN104584534
【申请号】CN201380043503
【发明人】黑川义元, 池田隆之
【申请人】株式会社半导体能源研究所
【公开日】2015年4月29日
【申请日】2013年8月21日
【公告号】DE102013216171A1, US8872120, US20140054466, US20150028335, WO2014030769A1