流程图。
[0029]其中的附图标记包括:信号接收天线1、信号处理模块2、接受滤波器21、LNA放大器22、混频器23、射频滤波器231、中频滤波器232、模数转换模块3、抗混叠滤波器31、A/D芯片32、FPGA制式识别模块4、幅值提取单元41、中值滤波器42、特征获取单元43、分类识别单元44。
[0030]在所有附图中相同的标号指示相似或相应的特征或功能。
【具体实施方式】
[0031]在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。
[0032]针对上述通信信号制式识别过程中存在的计算量大、识别率低等问题，本发明提供一种通信信号制式识别系统及方法，通过在FPGA硬件平台上利用FIR滤波器实时地检测通信信号的幅度、频率和相位的变化，并通过在分类识别单元上设定适当的阈值对通信信号进行分类，实现在不同信噪比的情况下快速地对通信信号进行识别，识别速度快，可靠性尚O
[0033]为了更清楚地说明本发明的技术方案，以下先简单介绍本发明中涉及的通信信号种类及其概念。
[0034]l)MFSK(multiple-frequency_shift keying 多元频移键控)信号，利用正弦载波的频率传输M元符号；具有稳定的包络，频带利用率低而抗噪性能好，适用于功率有限而频带充足的信道。
[0035]2)MQAM/QAM(Multiple Quadrature Amplitude Modulat1n，多进制正交幅度调制)信号，利用两路正交载波的多种幅度组合来携带信号符号。
[0036]3)MPSK (multiple phase shift keying，多元相移键控)信号，利用正弦载波的相位传输M元符号。
[0037]4) MASK (multiple amplitude shift keying，多元幅移键控)，利用正弦载波的振幅传输M元符号。
[0038]此外，在下述对本发明的通信信号制式识别系统及方法的描述中，通信信号包括常见的卫星通信信号。
[0039]为了详细描述本发明提供的通信信号制式识别系统及方法，以下将结合附图对本发明的具体实施例进行详细描述。
[0040]具体地，图1示出了根据本发明的通信信号制式识别系统的结构。
[0041]如图1所示，本发明涉及的通信信号制式识别系统包括依次连接的信号接收天线1、信号处理模块2、模数转换模块3和FPGA制式识别模块4 ;其中，通信信号通过信号接收天线I进入制式识别系统，信号接收天线I主要用于接收通信信号；信号处理模块2将信号接收天线I接收到的通信信号进行滤波、放大和变频处理；其中，通信信号经信号处理模块2处理后转变为中频信号；模数转换模块3对中频信号进行滤波和数字化处理，并在数字化处理后输出与通信信号对应的数字量；FPGA制式识别模块4将模数转换模块3输出的数字量进行小波变换处理，并将小波变换处理后获取的方差特征与预设阀值进行比较，进而实现对通信信号的分类识别。
[0042]具体地，信号处理模块2包括依次连接的接收滤波器21、LNA放大器(Low NoiseAmplifier，低噪声放大器)22和混频器23，信号处理模块2在对信号接收天线I接收到的通信信号进行处理的过程中，首先通过接收滤波器21对信号接收天线I接收到的通信信号进行滤波处理，然后通过LNA放大器22对经接收滤波器滤波处理后的通信信号进行低噪声放大，然后经低噪声放大后的通信信号通过混频器23进行混频(变频)，使滤波放大后的信号下变频为中频信号。
[0043]混频器23主要指将接收天线I接收到的通信信号与本振产生的信号混频，当混频的信号中含有中频信号时，通过中频滤波器获取所需的中频信号。在本发明的一个【具体实施方式】中，混频器23包括射频滤波器231、第二低噪声放大器(图中未示出)、本振(图中LOl所示)和中频滤波器232，中频滤波器232与第二低噪声放大器相连。对经LNA放大器放大后的通信信号进行混频的过程包括:将经LNA放大器放大后的通信信号首先经射频滤波器231进行滤波，以衰减经LNA放大器处理后的通信信号中的高频干扰信号；然后将经射频滤波器231滤波后的通信信号经第二低噪声放大器进行放大，然后和本振信号相乘进行混频，最后通过中频滤波器232输出下变频为中频信号的通信信号。其中，LOl表示本地振荡器产生的信号(本振信号)，本振信号与通信信号(射频信号)相乘产生混频信号。
[0044]需要说明的是，在对信号接收天线I接收到射频信号进行上述滤波、放大和变频处理后，该通信信号仍为模拟信号。为了方便FPGA(Field — Programmable Gate Array，现场可编程门阵列)对通信信号的进一步处理、传输或存储等操作，在将通信信号处理为中频信号后，将该中频信号输入与信号处理模块2连接的模数转换模块3中，进一步对中频信号进行模数转换处理。
[0045]具体地，模数转换主要指通常的A/D变换，是将模拟信号转换为数字信号，以便计算机或单片机等处理的变换。通信信号频率越高，A/D转换电路工作频率越高，转换获取的数字信号位数越多，通信信号的复原精度也会越准。在本发明中，A/D转换主要通过A/D芯片32来完成。其中，图2示出了根据本发明实施例的模数转换模块的结构。
[0046]如图2所示，本发明提供的通信信号制式识别系统中的模数转换模块3包括抗混叠滤波器(ant1-alias filter) 31和A/D芯片32 ;抗混叠滤波器31用于对信号处理模块2输出的中频信号进行低通滤波处理，然后A/D芯片32对低通滤波处理后的中频信号进行数字化处理，并输出相应的数字量；其中，数字量是与通信信号或中频信号相对应的数字量，A/D芯片将低通滤波后的中频信号转换为与其对应的数字信号。
[0047]在本发明的一个【具体实施方式】中，A/D芯片32将低通滤波后的中频信号转换为数字信号的过程中，对中频信号的采样可以为欠采样，根据奈奎斯特采样定理设定欠采样频率不大于40MHz。根据采样定理，一个带宽为fb的模拟信号，采样速率fs大于2fb，才能避免信息的损失。欠采样是在测试设备带宽能力不足的情况下，采取的一种手段，相当于增大测试设备的带宽，从而达到可以采样更高频率信号的能力。根据采样理论，对复杂信号进行采样时，如果采样时钟频率小于信号中最大频率的两倍，则会出现一种称为混叠的现象，当采样时钟频率足够低时，则会导致一种称为欠采样的混叠。
[0048]为了解决频率混叠的问题，在对本发明的中频信号进行离散化采集前，首先通过抗混叠滤波器31滤除中频信号中高于1/2采样频率的频率成分，避免虚假频率掺入通信信号中，确保信号的完整性及真实性。
[0049]然后，通过A/D芯片32对经过抗混叠滤波器31处理后的中频信号进行模数转换及数字化处理，并输出采样处理后获得的数字量，经模数转换模块3处理后的中频信号转化为模数转换模块3输出的数字量，该数字量进一步地存入FPGA制式识别模块4的ROM (Read-Only Memory，只读存储器)中，并进行后续处理。
[0050]具体地，图3示出了根据本发明实施例的FPGA制式识别模块的结构。
[0051 ] 如图3所示，FPGA制式识别模块4包括依次串联的幅值提取单元41、滤波器42、特征获取单元43、比较单元和分类识别单元44 ;经模数转换模块3输出的数字量存储至幅值提取单元41的ROM中，然后通过离散小波变换(Discr