;SIC ;以及用于传输数据的系统。
【附图说明】
[0027]参考说明书、权利要求以及附图，将领会和理解本发明的这些和其它特征以及优点，附图中:
[0028]图1是根据本发明的实施例的高端显示器的框图；
[0029]图2是根据本发明的实施例的低端显示器的框图；
[0030]图3是根据本发明的实施例的TCON以及SIC的框图；
[0031]图4是根据本发明的实施例的低端显示器中的第一 SIC和第二 SIC的框图；
[0032]图5是根据本发明的实施例的高端显示器中的第一 SIC的框图；以及
[0033]图6是根据本发明的实施例的TCON以及SIC的框图。
【具体实施方式】
[0034]结合附图在以下阐述的详细描述打算作为用于在依据本发明而提供的高速串行链路中的中继数据传输的系统的示例性实施例的描述，并且并不打算代表可构造或利用本发明的唯一形式。所述描述结合所图示的实施例阐述了本发明的特征。然而，要理解，相同或等价的功能和结构可以通过也打算被涵盖在本发明的精神和范围之内的不同实施例来实现。如本文中其它地方所表示的，同样的元件编号打算指示同样的元件或特征。
[0035]参考图1，在一个实施例中，在高端显示器110中的定时控制器(TCON) 120以高数据速率，例如，每秒N位，来将数据传输到若干个(例如，八个)源驱动器集成电路(SIC) 130。SCI 130可安装在源板(source board) 140上，源板140可以是刚性或柔性印刷布线板，例如，聚合物膜的印刷布线板。单独的数据道(lane) 220 (其中两个被示出)被用于每个SIC 130，并且每个数据道220的数据容量是N位每秒。如果相同的配置被低端显示器使用(其中每个SIC 130只要求例如N/2位每秒来执行其功能)，则数据道容量没有得到充分利用。此外，在低端显示器中，制造成本将包括在TCON和八个SCI 130之间提供8个数据道220的成本。在此，在本发明的实施例中，(高端或低端)显示器是有机发光二极管(OLED)显示器或液晶显示器(IXD)。
[0036]参考图2，在低端显示器210的一个实施例中，具有N位每秒的容量的单个数据道220被用来将数据从TCON 120传输到第一 SIC 130，第一 SIC130使用一半的数据，并且将数据的另一半中继到第二 SIC 130。虽然仅仅示出将数据提供给两个SCI 130的一个数据道220，但是可以使用任意数量的数据道220，例如，四个数据道220可以用于将一半比率的数据提供给八个SCI 130。
[0037]参考图3，在一个实施例中，TCON可以在其每个串行数据输出处包括TCON发射器，TCON发射器包括:TC0N串行器232、第一 TCON数据路径234、第二 TCON数据路径236、TC0N复用器238和TCON输出驱动器240。TCON串行器232从TCON中的其它电路以N位每秒的总数据速率来接收并行数据，并将其分离成两个路径:第一 TCON数据路径234和第二 TCON数据路径236。TCON复用器238随后将在第一 TCON数据路径234和第二 TCON数据路径236中的数据复用为以N位每秒的速率来承载数据的单个串行数据流。TCON复用器238的选择输入242控制TCON复用器238的操作，TCON复用器238取决于在TCON复用器238的选择输入242处由TCON复用器选择块241提供的逻辑值，将数据从TCON复用器238的第一输入244或TCON复用器238的第二输入246传输到TCON复用器238的输出248。串行数据通过数据道220被传输到第一 SIC中继电路312，第一 SIC中继电路312是处于第一 SIC130的输入处、并且在第一 SIC 130内部的电路。第一 SIC中继电路312包括第一模拟前端314、第一采样器316、第一数据解复用器318、第一可编程延迟模块320 (其可以包括一个或多个延迟单元或可编程延迟单元)、第一中继解复用器322、第一解串器328、第一 SIC输出驱动器330、第一 SIC重新发射器输出332以及第一解复用器选择块334。在第一 SIC中继电路312中，所接收到的串行数据首先被由第一模拟前端314和第一采样器316转换为干净(clean)的数字数据流，其具有与被本地时钟使用的和边缘同步的数字逻辑相适应的电平。第一数据解复用器318取决于在第一数据解复用器318的选择输入处由第一解复用器选择块334提供的逻辑值将数据从第一数据解复用器318的数据输入336传输到第一数据解复用器318的第一输出340或第一数据解复用器318的第二输出342。第一数据解复用器318的第一输出340和第一数据解复用器318的第二输出342分别连接到第一 SIC中继电路312的第一数据路径348和第一 SIC中继电路312的第二数据路径350，所述两个路径进而又分别连接到第一可编程延迟模块320的第一延迟输入324和第一中继解复用器322。第一可编程延迟模块320的第一延迟输出326被连接到第一解串器328的第一输入352，并且第一中继解复用器322的第一输出344被连接到第一解串器328的第二输入354。第一中继解复用器322的第二输出346被连接到驱动第一 SIC重新发射器输出332的第一 SIC输出驱动器330。第一中继解复用器322取决于在第一中继解复用器322的选择输入处的逻辑值，将数据从第一中继解复用器322的数据输入338传输到第一中继解复用器322的第一输出344或第一中继解复用器322的第二输出346。第一解串器328的输出356还用作第一 SIC中继电路312的数据输出，并且被连接到第一 SIC 130中的其它电路，所述其它电路使用数据来生成用于显示器中的像素的驱动信号。
[0038]在操作中，在第一 TCON数据路径234上传输的数据与在第二 TCON数据路径236上传输的数据一起(并且与其交替地)在数据道220上传输。在第一 SIC中继电路312中，在第一解复用器选择块334的控制下，通过第一数据解复用器318将在第一 TCON数据路径234上传输的数据与在第二 TCON数据路径236上传输的数据分开。在一个实施例中，第一解复用器选择块334与TCON复用器选择块241同步，使得在第一 TCON数据路径234上传输的数据被随后在第一 SIC中继电路312的第一数据路径348上传输，并且在第二 TCON数据路径236上传输的数据被随后在第一 SIC中继电路312的第二数据路径350上传输。通过使得TCON发射器传输第一解复用器选择块334识别并且使用来影响与TCON复用器选择块的同步的指定位序列，来在初始化序列期间实现同步。
[0039]在一个实施例中，采样器316使用降低速率的时钟的几个时钟相位来对从模拟前端314接收的数据进行采样，例如，其可以是DDR或QDR采样器，包含两个或四个采样器电路。采样器也可包含解串器。采样器的输出于是可以是包括若干个(例如，两个或四个)并行数据道的数据总线。这些并行数据道在图中被示出为单条线，并且，除非另外指明，在一般情况下，在本文的图中代表数据路径的每条线代表一个位宽的数据路径，或者其可以代表数据总线，即，若干个位宽的数据路径。类似地，两个或更多个平行的线可代表总线，其中数据道的数量等于由每个平行线代表的数据道的总数量。在本文的一个图中，与线相邻地示出的每个