间段内在行缓存上实现数据的同步，保证显示输出正常运转。
[0056]本发明实施例还通过预先统计获取采集模块采集像素到显示模块显示像素之间的时延；该时延即像素经过采集、处理到显示所需的端到端时延，由于算法开、关会导致时延有所不同，因此，需预先统计，由于时延不固定，因此，要根据实时状态进行调整，避免时间积累误差；以视频输入捕获(video input capture，简称:VICAP)模块时序产生为触发条件，产生视频显示输出(video display，简称:VDP)模块时序，保证VDP显示输出经过消隐，输出有效数据时，经过了至少I个时延，也就是，根据时延确定显示模块显示有效数据的时间。显示后消隐的结束时间与采集后消隐的结束时间的时间间隔为时延。并且为了保证下一次采集正常完成，显示输出的有效数据必须在采集下一次时序产生之前输出完成，可通过调整所述显示模块的时序驱动的时间，使所述显示模块显示一行结束的时间早于所述采集模块采集下一行的时间。如图2所示，图2为本发明视频采集和显示同步方法的时序示意图，在图2中，Tl表示上述时延，(video forward blank，简称:VFB)表示视频数据前消隐，(video back blank，简称:VBB)表示视频后消隐，(video active，简称:VACT)表示视频数据有效区，VICAP为采集模块的时序，视频处理子系统(video process sub-system,简称:VPSS)为图像处理过程，VDP为图像模块的时序。
[0057]本发明实施例提供的视频采集和显示同步方法，通过获取预设时间段内显示模块输出的像素个数，根据预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块在预设时间段内采集的像素的个数范围，由于采集模块采集的像素个数是根据芯片的行缓存的存储容量确定的，因此，利用芯片的行缓缓存像素即可，无需增加额外的帧缓存，从而，降低芯片设计的复杂度，降低芯片成本。
[0058]图3为本发明视频采集和显示同步装置实施例一的结构示意图，如图3所示，本实施例的装置包括获取模块301和处理模块302，其中，获取模块301用于获取预设时间段内显示模块输出的像素个数；处理模块302用于根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块的在预设时间段内采集的像素的个数范围。
[0059]在上述实施例中，所述处理模块302具体用于确定所述允许采集模块在预设时间段内采集的像素的个数的范围的最小值为所述预设时间段内显示模块输出的像素个数，最大值为所述预设时间段内显示模块输出的像素个数的与所述芯片的行缓存的存储容量的和。
[0060]在上述实施例中，所述处理模块302还用于若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围内，则通过调整显示模块的行消隐使所述采集和显示同步。
[0061]在上述实施例中，所述处理模块302还用于若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围外，则通过调整采集时序使所述采集和显示同步。
[0062]在上述实施例中，所述获取模块301具体用于获取显示模块输出一行的像素的个数以及输出一行的像素的时间；
[0063]所述预设时间为所述输出一行的像素的时间与每帧包含的行数的乘积，所述预设时间段内显示模块输出的像素的个数为显示模块输出一行的像素的个数与每帧包含的行数的乘积。
[0064]在上述实施例中，所述获取模块301还用于获取所述采集模块采集像素到显示模块显示像素之间的时延；
[0065]所述处理模块还用于根据所述时延确定显示模块显示有效数据的时间。
[0066]在上述实施例中，所述处理模块302具体用于显示后消隐的结束时间与采集后消隐的结束时间的时间间隔为所述时延。
[0067]在上述实施例中，所述处理模块302还用于调整所述显示模块的时序驱动的时间，使所述显示模块显示一行结束的时间早于所述采集模块采集下一行的时间。
[0068]本实施例的装置，可用于执行图1所示方法实施例的技术方案，其实现原理类似，此处不再赘述。
[0069]本实施例的装置，通过获取模块获取预设时间段内显示模块输出的像素个数，处理模块根据预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块在预设时间段内采集的像素的个数范围，由于采集模块采集的像素个数是根据芯片的行缓存的存储容量确定的，因此，利用芯片的行缓缓存像素即可，无需增加额外的帧缓存，从而，降低芯片设计的复杂度，降低芯片成本。
[0070]本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
[0071]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【主权项】
1.一种视频采集和显示同步方法，其特征在于，包括: 获取预设时间段内显示模块输出的像素个数； 根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块的在预设时间段内采集的像素的个数范围。
2.根据权利要求1所述的方法，其特征在于，所述根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块在预设时间段内采集的像素的个数范围，包括: 确定所述允许采集模块在预设时间段内采集的像素的个数的范围的最小值为所述预设时间段内显示模块输出的像素个数，最大值为所述预设时间段内显示模块输出的像素个数的与所述芯片的行缓存的存储容量的和。
3.根据权利要求2所述的方法，其特征在于，还包括: 若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围内，则通过调整显示模块的行消隐使所述采集和显示同步。
4.根据权利要求2所述的方法，其特征在于，还包括: 若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围外，则通过调整采集时序使所述采集和显示同步。
5.根据权利要求1?4任一项所述的方法，其特征在于，所述获取预设时间段内显示模块输出的像素个数，包括: 获取显示模块输出一行的像素的个数以及输出一行的像素的时间； 所述预设时间为所述输出一行的像素的时间与每帧包含的行数的乘积，所述预设时间段内显示模块输出的像素的个数为显示模块输出一行的像素的个数与每帧包含的行数的乘积。
6.根据权利要求1?5任一项所述的方法，其特征在于，还包括: 获取所述采集模块采集像素到显示模块显示像素之间的时延； 根据所述时延确定显示模块显示有效数据的时间。
7.根据权利要求6所述的方法，其特征在于，所述根据所述时延确定显示模块的显示有效数据的时间，包括: 显示后消隐的结束时间与采集后消隐的结束时间的时间间隔为所述时延。
8.根据权利要求7所述的方法，其特征在于，还包括: 调整所述显示模块的时序驱动的时间，使所述显示模块显示一行结束的时间早于所述采集模块采集下一行的时间。
9.一种视频采集和显示同步装置，其特征在于，包括: 获取模块，用于获取预设时间段内显示模块输出的像素个数； 处理模块，用于根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块的在预设时间段内采集的像素的个数范围。
10.根据权利要求9所述的装置，其特征在于，所述处理模块具体用于确定所述允许采集模块在预设时间段内采集的像素的个数的范围的最小值为所述预设时间段内显示模块输出的像素个数，最大值为所述预设时间段内显示模块输出的像素个数的与所述芯片的行缓存的存储容量的和。
11.根据权利要求10所述的装置，其特征在于，所述处理模块还用于若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围内，则通过调整显示模块的行消隐使所述采集和显示同步。
12.根据权利要求10所述的装置，其特征在于，所述处理模块还用于若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围外，则通过调整采集时序使所述采集和显示同步。
13.根据权利要求9?12任一项所述的装置，其特征在于，所述获取模块具体用于获取显示模块输出一行的像素的个数以及输出一行的像素的时间； 所述预设时间为所述输出一行的像素的时间与每帧包含的行数的乘积，所述预设时间段内显示模块输出的像素的个数为显示模块输出一行的像素的个数与每帧包含的行数的乘积。
14.根据权利要求9?13任一项所述的装置，其特征在于，所述获取模块还用于获取所述采集模块采集像素到显示模块显示像素之间的时延； 所述处理模块还用于根据所述时延确定显示模块显示有效数据的时间。
15.根据权利要求14所述的装置，其特征在于，所述处理模块具体用于显示后消隐的结束时间与采集后消隐的结束时间的时间间隔为所述时延。
16.根据权利要求15所述的装置，其特征在于，所述处理模块还用于调整所述显示模块的时序驱动的时间，使所述显示模块显示一行结束的时间早于所述采集模块采集下一行的时间。
【专利摘要】本发明实施例提供一种视频采集和显示同步方法和装置，通过获取预设时间段内显示模块输出的像素个数，根据预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块在预设时间段内采集的像素的个数范围，由于采集模块采集的像素个数是根据芯片的行缓存的存储容量确定的，因此，利用芯片的行缓缓存像素即可，无需增加额外的帧缓存，从而，降低芯片设计的复杂度，降低芯片成本。
【IPC分类】H04N5-04, H04N7-18
【公开号】CN104869360
【申请号】CN201510257790
【发明人】邓霜霜, 刘灿, 李旭
【申请人】华为技术有限公司
【公开日】2015年8月26日
【申请日】2015年5月19日