用于相位调制信号的同步解调器电子电路的制作方法
【技术领域】
[0001]本发明涉及一种用于相位调制信号的同步解调器电路。
【背景技术】
[0002]被传输的数据信号的相位调制可为BPSK (二进制相移键控)或QPSK (正交相移键控)，或OQPSK(偏移正交相移键控)数字调制。第一种情况中，BPSK数字调制被用两个相位值或在两个相态之间有180°的相位移的状态来限定。第二种情况中，QPSK数字调制被用四个相位值或在每个相态之间有90°的相位移的状态来限定。发射器中的这种调制通常在频率转换之前使用两个相互90°移相的正交载波信号来用于传输QPSK调制的信号。第三种情况中，OQPSK数字调制与QPSK数字调制相似，但如果调制链(modulat1n chain)中的放大器非线性情况下可更具优势。
[0003]以示例的方式，图1中此类QPSK信号在时域中表示。图1显示经过同相数据信号I及被从同相数据信号I移相90°的正交数据信号Q的相移键控的的2位(bit)编码。为了传输相位调制信号，数据信号I和Q被加在一起。数据流被用1/TS限定，此处T s为编码状态的持续时间。
[0004]此类数字相位调制信号的解调能够在相位调制信号接收器中同步进行。通常解调能够至少在被接收器的天线所捕获的相位调制信号的第一次频率转换之后发生。为使得在同步模式中能够相位解调，有必要恢复中间信号的载波频率或者通过天线直接捕获的信号的载波频率。
[0005]载波频率的恢复使得提取调制信号成为可能。要实现此目的，大家熟知为了提取调制信号而使用Costas环来恢复载波频率。相位调制信号的解调于WJCommunicat1ns, Inc 出片反的 The Communicat1ns Edge 中名为 “PSK Demodulat1n (Part
I)”的文章中也解释过，文章作者为J.Mark Steber，其于2001年修订。
[0006]图2示出QPSK调制信号的相态的示意图或星座图。相态以相对于同步信号I为实轴以及以正交数据信号Q为虚轴的极坐标示出。如果至少一个电子电路的转换信号的载波频率不等于要解调的相位调制信号的载波频率，就仍有相位误差Φ。这个载波频率必须在电路中被正确地恢复，以使控制回路中的相位调制信号能够被解调，且能够纠正相位，如随后所述。恢复载波频率之后，调制信号能够被提取，这对应于如图2所示的点11、10、00或01。
[0007]如图3所示的已知的用于相位调制信号的电子解调电路，中频信号IF被提供给第一信号混频器2和第二信号混频器3。中频信号IF的频率转换在第一和第二混频器2、3中以振荡信号进行。源自压控振荡器(VCO)S的第一无相移振荡信号被提供给第一混频器2 ;源于VCO振荡器8的第二振荡信号，其在移相器9内被移相90°，被提供给第二混频器3。第一混频器2的输出提供同相基带信号I，而第二混频器3的输出提供正交基带信号Q。同相及正交信号的滤波由两个低通滤波器4和5执行，以提供同相数据信号1t及正交数据in Qqut。
[0008]如果振荡信号的相位及频率与中间信号IF的载波相位及频率不完全相等，就仍有频率及相位误差。因此采用相位比较器来对比同相数据信号1tt和正交信号Q TOT。相位误差通过回路滤波器7，被提供到Costas环中的压控振荡器8的输入，该回路滤波器7为诸如积分器的标准滤波器。Costas环的模拟或数字实施需要低通滤波器，当其截止频率低时具有变得繁琐的缺点。
【发明内容】
[0009]因此，本发明的目的是为了减少通常装置的复杂性、尺寸及功耗，为相位调制信号提供一种同步解调电子电路，使得进行同步数据解调成为可能。
[0010]为此，本发明虑及一种用于相位调制信号的同步解调器电子电路，包括独立权利要求I中提及的特性。
[0011]所述电子电路的特定的实施方法于从属权利要求2至9中限定。
[0012]所述电子电路的一个优点在于这一事实:提供了离散傅里叶变换单元，来替代传统的至少一个混频器和至少一个低通滤波器，所述离散傅里叶变换单元结合了混频及低通滤波操作。从而用所述离散傅里叶变换单元，可能进行所述相位调制信号的数字解调，以提供至少一个解调的信号，其中所述相位调制信号的载波频率已被去除。
[0013]有利地，所述离散傅里叶变换被以单一频率进行，这使得简化所述电子电路控制回路中的数字滤波器的生产成为可能。
【附图说明】
[0014]在以下描述中，基于由附图所说明的简化的、非限制性的实施例，用于相位解调信号的同步解调器电子电路的目标、优点及特征会更加清楚地显示，其中:
[0015]图1，已被引用过，示出QPSK调制信号的时间图，表明由同相调制信号及正交调制?目号获得的编码。
[0016]图2，已被引用过，示出QPSK调制信号的极坐标的相态图。
[0017]图3，已被引用过，示出由现有技术Costas环所提供的用于相位调制信号的同步解调器电子电路的部件略图。
[0018]图4示出按照本发明的用于QPSK调制信号的同步解调电子电路的部件略图，其被提供有数字Costas环。
[0019]图5示出按照本发明的图4的电子电路的相位比较器的一个实施例的略图，以将解调的同相信号与解调的正交信号进行对比。
【具体实施方式】
[0020]在以下描述中，所有那些用于相位调制信号的同步解调器电子电路的对于本领域技术人员来说熟知的电子部件，将仅以简单方式描述。
[0021]图4示出提供有用于相位调制信号的同步解调器的电子电路I。例如，此电子电路I可构成相位调制信号接收器的或相位调制信号接收及传输系统(没有示出)的部分。相位调制信号接收及传输系统可为具有低数据流及高灵敏度的系统，其至少包括一个提供有同步解调器的电子电路。数据及指令能在要被传输及接收的相位信号中被相位调制。
[0022]电子电路I包括限定的离散傅里叶变换单元(DFT) 12，该变换单元接收用于相位调制信号的同步数字解调的同相调制信号IF。因为离散傅里叶变换的滤波及正交特性，该离散傅里叶变换单元12使混频和低通滤波操作的进行成为可能。所述离散傅里叶变换单元12包括核(core) 13，通过该核用离散傅里叶变换单元中接收及采样的相位调制信号IF进行混频操作。离散傅里叶变换单元12的核13包括:具有在不同频率下各种转换信号的查找表的存储器，上述信号为对于采样的相位调制信号IF的混频操作选择性地可求解的(addressable)数字余弦和/或正弦信号。该混频使得从相位调制信号中去除载波频率并输出至少一个解调信号成为可能。
[0023]在离散傅里叶变换中，由核13以限定时长的时间(temporal)采样窗口对至少一个解调信号进行低通滤波。因此在基于离散傅里叶转换的单频的窗口操作之后，该滤波表现为Sinc(f)的形式。所确定的用于进行滤波的时间窗口的持续时间越长，低通滤波的截止频率越低，对于较短的时间窗口持续时间的情况反之亦然。在单频下的离散傅里叶变换对应于相位调制信号的载波频率，其简化了数字低通滤波。
[0024]离散傅里叶变换单元12的核13选中的余弦和/或正弦信号的频率通常不恰好等于在核13中混频操作的相位调制信号IF的载波频率。该载波频率的恢复必须在电子电路I中进行。载波频率必须通过频率恢复装置16、17、18在电子电路的控制回路中适应(adapted)，相位亦然。控制回路为数字Costas环。
[0025]电子电路I的控制回路包括频率和/或相位提取单元16，其可为相位比较器16。该相位比较器16接收至少一个来自离散傅里叶变换单元12的调制信号。调制的信号直接表示相位的信息以及因此不用后续处理就能够使用的数据。该相位比较器可被认为频率和/或相位提取器。如果解调的信号中仍有相位误差，相位误差信息通过回路滤波器17提供给相位累加器18。该相位累加器能直接求解(address)离散傅里叶变换单元12的核13作为相位增量，以便根据相位增量选择适当的频率的余弦和/或正弦信号。相位和频率适应数字式进行直至相位锁定，如同数字Costas环中的频率锁定。
[0026]相位累加器18及核13的