一种cpri帧在以太网上的传输方法及装置的制造方法
【技术领域】
[0001]本发明涉及数据传输领域，特别是涉及一种CPRI帧在以太网上的传输方法及装置。
【背景技术】
[0002]通用公共无线接口(CPR1:Common Public Rad1 Interface)是一个由愛立信、华为、NEC、北电网络及西门子公司发起，致力于从事无线基站内部无线设备控制中心(简称REC)及无线设备(简称RE)之间主要接口规范的协议。CPRI协议规范了基带处理单元(简称DU)和射频单元(简称RU)之间的公共接口，使得基站产品更加灵活，兼容性更好。CPRI协议的最新版本V6.1定义了多种线速率(如图1所示)，目前的基站产品越来越多地倾向使用更高的线速率。
[0003]传统的基带处理单元和射频单元之间采用光纤进行连接，光纤上传输采用CPRI协议格式的数据信息(如图2所示)。在室内分布式基站系统(Indoor DAS)中，使用集线器(简称HUB)和基带处理单元交互，用高容量网线代替光纤与射频单元交互(如图3所示)。
[0004]在室内分布式基站应用中，CPRI线速率为160bits*16bit*3.84MHz*66/64=10137.6Mbit/s，在这种CPRI的配置下，采用的是64B/66B编码，字长为T=160bits=20Bytes。一个basic frame 有 20 Bytes* 16=320Byteso 一个 hyper frame 有 320Byte*256=81920Bytes。
[0005]而1G 以太网(万兆以太网、10 Gigabit Ethernet，缩写为 10GbE、10 GigE 或10GE)定义在IEEE Std 802.3系列中。它规范了以10 Gbit/s的速率来传输的以太网。
[0006]典型以太网帧的帧结构如图4所示，其中，IPG为两个帧间需要等待的时间间隙，一个以太网帧中一共有8+12=20Bytes的冗余信息。目前支持的一种以太网巨型帧，可以支持1Kbytes的数据长度。以太网的物理层芯片典型的时钟速率为156.25MHz，对应的物理层线速率为 156.25MHz*64bit*66/64=10312.5Mbit/s。
[0007]现有技术中，CPRI帧在以太网上的传输方法都是利用以太网容量大于CPRI数据容量的特性，将CPRI数据重新组帧后插入到以太网帧结构中进行传输(如专利CN200610147354.4，CN200680025309.X, W02007006629A1 以及 US20090180423A1 中所公开的技术方案)。这种实现方法带来的技术问题有:1、CPRI和以太网时钟不一致导致时钟系统设计复杂，以及时钟传递(从DU->HUB->RU)的中断；2、对CPRI重新组帧带来的计算量较大，造成额外资源开销。
【发明内容】
[0008]由前述【背景技术】可知，在以太网上的传输CPRI帧而言，目前主要的技术问题是:1、由于CPRI和以太网时钟不一致导致时钟系统设计(单板的时钟系统，需要同时出153.6M和156.25M时钟；整个系统时钟同步困难，从RU设备从HUB中恢复出156.25M，又需要锁定出153.6M)复杂的问题；2、改动CPRI帧以适应以太网传输时，改动较大的问题。
[0009]为解决上述技术问题，本发明提供一种CPRI帧在以太网上的传输方法及装置，该CPRI帧在以太网上的传输方法包括:
定位CPRI帧的各个控制字中的空余字；
将以太网冗余信息插入CPRI帧控制字的空余字中；且被插入CPRI帧控制字空余字节的各个冗余信息中，任意两个相邻冗余信息之间的长度不大于以太网对数据包的长度限制;
在以太网上传输插入有以太网冗余信息的CPRI帧。
[0010]其中，所述定位CPRI帧的各个控制字中的空余字之前，还包括:调整以太网物理层芯片时钟，使以太网物理层的线速率与CPRI的线速率一致。
[0011]其中，所述CPRI帧的字长为不小于20Bytes ;所述以太网的冗余信息包括帧头和IPG，所述冗余信息为20Bytes ;所述IPG为两个帧间需要等待的时间间隙。
[0012]其中，所述CPRI的各个控制字中的空余字包括:reserved、Vendor Specific中没被定义到的字。
[0013]其中，所述CPRI的线速率为10137.6 Mbit/s及以上线速率。
[0014]对应的，本发明还提供一种CPRI帧传输装置，其特征在于，包括:
空余字定位模块，用于定位CPRI帧的各个控制字中的空余字；
冗余信息插入模块，用于将以太网冗余信息插入由所述空余字定位模块所确定的CPRI帧控制字的空余字中；且被插入CPRI帧控制字空余字节的各个冗余信息中，任意两个相邻冗余信息之间的长度不大于以太网对数据包的长度限制；
CPRI帧传输模块，用于在以太网上传输有所述冗余信息插入模块插入有以太网冗余信息的CPRI帧。
[0015]其中，CPRI帧传输装置还包括:时钟调整模块，用于调整以太网物理层芯片时钟，使以太网物理层的线速率与CPRI的线速率一致。
[0016]其中，所述CPRI帧的字长为不小于20Bytes ;所述以太网的冗余信息包括帧头和IPG，所述冗余信息为20Bytes ;所述IPG为两个帧间需要等待的时间间隙。
[0017]其中，所述CPRI的各个控制字中的空余字包括:reserved、Vendor Specific中没被定义到的字。
[0018]其中，所述CPRI的线速率为10137.6 Mbit/s及以上线速率。
[0019]本发明提供的CPRI帧在以太网上的传输方法及装置由于是将以太网冗余信息插入CPRI帧控制字的空余字，所以对CPRI帧改动较小，对应发送端和接收端的计算量较小。在调整以太网物理层芯片时钟，使以太网物理层的线速率与CPRI的线速率一致的优选情况下，可以极大的降低时钟系统硬件成本。
【附图说明】
[0020]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为CPRI协议的V6.1版本定义的多种线速率；
图2为传统的基带处理单元和射频单元之间光纤连接示意图； 图3为传统室内分布式基站系统集线器、基带处理单元、射频单元连接示意图；
图4为典型以太网帧的帧结构示意图；
图5为本发明提供的CPRI帧在以太网上的传输方法第一实施例流程示意图；
图6为本发明提供的CPRI帧在以太网上的传输方法第二实施例流程示意图；
图7为常见的HUB架构示意图；
图8为常见的RU架构不意图；
图9为10137.6 Mbit/s线速率下帧字节示意图；
图10为本发明提供的CPRI帧传输装置第一实施例结构示意图；
图11为本发明提供的CPRI帧传输装置第二实施例结构示意图。
【具体实施方式】
[0022]本发明提供的CPRI帧在以太网上的传输方法及装置由于是将以太网冗余信息插入CPRI帧控制字的空余字，所以对CPRI帧改动较小，对应发送端和接收端的计算量较小。在调整以太网物理层芯片时钟，使以太网物理层的线速率与CPRI的线速率一致的优选情况下，可以极大的降低时钟系统硬件成本。
[0023]参见图5，为本发明提供的CPRI帧在以太网上的传输方法第一实施例流程示意图。该CPRI帧在以太网上的传输方法包括:
步骤S101，定位CPRI帧的各个控制字中的空余字。
[0024]步骤S102，将以太网冗余信息插入CPRI帧控制字的空余字中；且被插入CPRI帧控制字空余字节的各个冗余信息中，任意两个相邻冗余信息之间的长度不大于以太网对数据包的长度限制；
步骤S103，在以太网上传输插入有以太网冗余信息的CPRI帧。
[0025]本领域技术人员可以理解的是，本发明提供的CPRI帧在以太网上的传输方法是将以太网冗余信息插入CPRI帧控制字的空余字，所以对CPRI帧改动较小，对应发送端和接收端的计算量较小。
[0026]参见图6，为本发明提供的CPRI帧在以太网上的传输方法第二实施例流程示意图。在本实施例中，将更为详细的描述该CPRI帧在以太网上的传输方法，同时，加入优选的调整以太网时钟的技术方案，使时钟系统硬件成本大大降低。该CPRI帧在以太网上的传输方法如图6所示，包括:
步骤S201，调整以太网物理层芯片时钟，使以太网物理层的线速率与CPRI的线速率一致。更为具体的，本发明提供的CPRI帧在以太网上的传输方法适用于CPRI协议中，字长T不小于(大于或等于)20Bytes的情况，在本实施例中，具体以CPRIv6.1协议，线速率10136.7Mbit/s，字长160bits为例进行说明。在室内分布式基站应用中，CPRI线速率为10137.6 Mbit/s，将以太网时钟调整为153.6MHz后，以太网的线速率也为10137.6 Mbit/s。即以太网的线速率与CPRI线速率一致。
[0027]本领域技术人员可以理解的是，与现有技术相比，本实施例提供的优选方案一一将以太网的线速率调整为与CPRI线速率一致后，可以避免现有技术中在HUB侧和RU侧反复调整时钟、硬件成本高的问题。具体来说，在现有技术中，在HUB侧，用CPRI恢复出的时钟153.6MHz供给以太网PHY芯片。对DU传下来的CPRI帧重新组帧后，插入以太网冗余信息，并将重新组帧后的CPRI帧通过XFI接口发送给以太网PHY芯片，PHY芯片认为该数据流满足以太网帧格式，可以在以太网上传输，以太网PHY芯片将XFI接口数据转换为10GBASE-T从网线上发出，图7为常见的HUB架构示意图。
[0028]在RU侧，用恢复出来的时钟153.6MHz，供给ASIC芯片和PHY芯片。由于在CPRI帧中插入了以太网帧信息，以太网可以解析数据流中的以太网包，将信息转换为XFI格式给ASIC芯片。ASIC芯片通过SERDES和CPRI核将CPRI数据恢复出来(ASIC认为数据流是CPRI帧)，图8为常见的RU架构示意图。
[0029]所以，本实施例中将以太网的线速率调整为与CPRI线速率一致的优选方案可以避免现有技术中在HUB侧和RU侧反复调整时钟、硬件成本高的问题。
[0030]同时，本领域技术人员可以理解的是，步骤为预置步骤，第一次在以太网上传输CPRI帧时执行即可，后续的传