太网数据进行输出。
[0075]根据速率模式，确定数据发送的传输模式为1000M传输模式或10/100M传输模式。
[0076]若传输模式为1000M传输模式，将轮流读出的两乒乓存储器的以太网数据通过触发器输出给PHY层。若传输模式为10/100M传输模式,在125Mhz统一时钟域建立以太网数据与PHY提供的2.5/25Mhz时钟同步的输出数据时间基准，并将以太网数据按照预设的统一时钟域时钟周期间隔输出给所述PHY层。
[0077]具体的,在1000M传输模式,每个统一时钟域时钟周期读出所述兵兵存储器中存储的一字节以太网数据，再通过触发器按照每个统一时钟域时钟周期锁存输出整个一字节数据；在100M传输模式，每10个统一时钟域时钟周期读出所述乒乓存储器中存储的一字节以太网数据，再通过触发器按照每5个统一时钟域时钟周期轮流锁存输出低或高四位数据；在1M传输模式，每100个统一时钟域时钟周期读出所述乒乓存储器中存储的一字节以太网数据，再通过触发器按照每50个统一时钟域时钟周期轮流锁存输出低或高四位数据。
[0078]当传输模式为10/100M传输模式，需要在125Mhz统一时钟域建立与PHY提供的2.5/25Mhz时钟同步的输出数据时间基准。具体通过采用2.5/25MHZ时钟的上升沿或下降作为基准，结合控制数据存储器读写时序的方式来实现。在数据存储器预存储N字节以太网数据之后，进入输出状态。采用2.5/25MHZ时钟的上升沿或下降沿作为基准，延迟20/2个125MHZ统一时钟域时钟周期输出以太网数据，从而使得建立时间为30/3个125MHZ统一时钟域时钟周期，保持时间裕度为20/2个125MHZ统一时钟域时钟周期。在此，数据存储器深度至少为2N，N为整数，不小于2。在此，同步传输模块的数据存储器的读数据仅在10/100M传输模式下存储所述以太网数据。
[0079]上述GMII数据发送方法和装置，基于125MHz统一时钟域，采用乒乓存储架构的两乒乓存储器接收MAC层传输的以太网数据，并轮流读出两乒乓存储器的以太网数据，并且当传输模式为10/100M传输模式，在125Mhz统一时钟域建立与PHY提供的2.5/25Mhz时钟同步的输出数据时间基准，相比于现有技术的采用逻辑门控时钟以及异步FIFO缓存数据的技术方案，避免了逻辑门时钟和FIFO的缺陷，提高了数据发送的时序稳定性。
[0080]以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
【主权项】
1.一种GMII数据发送方法，其特征在于，所述方法包括: 基于125MHz统一时钟域，采用乒乓存储架构的两乒乓存储器接收MAC层传输的以太网数据，并根据速率模式信号将轮流读出的所述两乒乓存储器的以太网数据进行输出； 根据速率模式，确定数据发送的传输模式为100M传输模式或10/100M传输模式； 若传输模式为1000M传输模式，将轮流读出的所述两乒乓存储器的以太网数据通过触发器输出给PHY层； 若传输模式为10/100M传输模式，在125Mhz统一时钟域建立以太网数据与PHY提供的2.5/25Mhz时钟同步的输出数据时间基准，并将以太网数据按照预设的统一时钟域时钟周期间隔输出给所述PHY层。2.根据权利要求1所述的方法，其特征在于，所述采用乒乓存储架构的两乒乓存储器接收MAC层传输的以太网数据，并根据速率模式将轮流读出的所述两乒乓存储器的以太网数据进行输出，包括: 在1000M传输模式，每个统一时钟域时钟周期读出所述乒乓存储器中存储的一字节以太网数据，再通过触发器按照每个统一时钟域时钟周期锁存输出整个一字节数据； 在100M传输模式，每10个统一时钟域时钟周期读出所述乒乓存储器中存储的一字节以太网数据，再通过触发器按照每5个统一时钟域时钟周期轮流锁存输出低或高四位数据； 在1M传输模式，每100个统一时钟域时钟周期读出所述乒乓存储器中存储的一字节以太网数据，再通过触发器按照每50个统一时钟域时钟周期轮流锁存输出低或高四位数据。3.根据权利要求1所述的方法，其特征在于，所述若传输模式为10/100M传输模式,在125Mhz统一时钟域建立以太网数据与PHY提供的2.5/25Mhz时钟同步的输出数据时间基准，并将以太网数据按照预设的统一时钟域时钟周期间隔输出给所述PHY层的步骤，包括: 采用2.5/25MHZ时钟的上升沿或下降作为基准，结合控制数据存储器读写时序的方式，建立所述输出数据时间基准；所述数据存储器为存储轮流读出的所述两乒乓存储器的以太网数据的存储器。4.根据权利要求3所述的方法，其特征在于，所述采用2.5/25MHZ时钟的上升沿或下降作为基准，结合控制数据存储器读写时序的方式，建立所述输出数据时间基准的步骤，包括: 所述数据存储器预存储N字节以太网数据之后，进入输出状态；采用2.5/25MHZ时钟的上升沿或下降沿作为基准，延迟20/2个125MHZ统一时钟域时钟周期输出以太网数据，从而使得输出数据的建立时间为30/3个125MHZ统一时钟域时钟周期，保持时间为20/2个125MHZ统一时钟域时钟周期； 所述数据存储器深度至少为2N，N为整数，不小于2。5.根据权利要求4所述的方法，其特征在于，所述数据存储器仅在10/100M传输模式下存储所述以太网数据。6.一种GMII数据发送装置，其特征在于，所述装置包括: 乒乓存储模块，用于基于125MHz统一时钟域，采用乒乓存储架构的两乒乓存储器接收MAC层传输的以太网数据，并根据速率模式信号将轮流读出的所述两乒乓存储器的以太网数据进行输出； 同步传输模块，用于根据速率模式信号，确定数据发送的传输模式为100M传输模式或10/1OOM传输模式；若传输模式为1000M传输模式,将轮流读出的所述两兵兵存储器的以太网数据通过触发器输出给PHY层；若传输模式为10/100M传输模式，在125Mhz统一时钟域建立以太网数据与PHY提供的2.5/25Mhz时钟同步的输出数据时间基准，并将以太网数据按照预设的统一时钟域时钟周期间隔输出给所述PHY层。7.根据权利要求6所述的装置，其特征在于，所述乒乓存储模块，用于: 采用乒乓存储架构的两乒乓存储器，每个存储器存储一个以太网帧，并轮流读写两个乒乓存储器； 在1000M传输模式，每个统一时钟域时钟周期读出所述乒乓存储器中存储的一字节以太网数据，再通过触发器按照每个统一时钟域时钟周期锁存输出整个一字节数据； 在100M传输模式，每10个统一时钟域时钟周期读出所述乒乓存储器中存储的一字节以太网数据，再通过触发器按照每5个统一时钟域时钟周期轮流锁存输出低或高四位数据； 在1M传输模式，每100个统一时钟域时钟周期读出所述乒乓存储器中存储的一字节以太网数据，再通过触发器按照每50个统一时钟域时钟周期轮流锁存输出低或高四位数据。8.根据权利要求6所述的装置，其特征在于，所述同步传输模块，用于在传输模式为10/100M传输模式时，采用2.5/25MHZ时钟的上升沿或下降作为基准，结合控制数据存储器读写时序的方式，建立所述输出数据时间基准；所述数据存储器为所述同步传输模块内部的用于存储轮流读出的所述两乒乓存储器的以太网数据的存储器。9.根据权利要求8所述的装置，其特征在于，所述同步传输模块，用于控制所述数据存储器预存储N字节以太网数据之后，进入输出状态；采用2.5/25MHZ时钟的上升沿或下降沿作为基准，延迟20/2个125MHZ统一时钟域时钟周期输出以太网数据，从而使得建立时间为30/3个125MHZ统一时钟域时钟周期，保持时间为20/2个125MHZ统一时钟域时钟周期； 所述数据存储器深度至少为2N，N为整数，不小于2。10.根据权利要求9所述的装置，其特征在于，所述数据存储器仅用于在10/100M传输模式下存储所述以太网数据。
【专利摘要】本发明公开了一种GMII数据发送方法。所述方法包括：基于125MHz统一时钟域，采用乒乓存储架构的两乒乓存储器接收MAC层传输的以太网数据，并根据速率模式信号将轮流读出的所述两乒乓存储器的以太网数据进行输出；根据速率模式确定数据发送的传输模式为1000M传输模式或10/100M传输模式；若传输模式为1000M传输模式，将轮流读出的所述两乒乓存储器的以太网数据通过触发器输出给PHY层；若传输模式为10/100M传输模式，在125Mhz统一时钟域建立以太网数据与PHY提供的2.5/25Mhz时钟同步的输出数据时间基准，并将以太网数据按照预设的统一时钟域时钟周期间隔输出给所述PHY层。本发明还相应公开了一种GMII数据发送装置。应用本发明技术方案，能够提高GMII接口，数据由MAC层向PHY传输的时序稳定性。
【IPC分类】H04L7/00, H04L12/28
【公开号】CN105227288
【申请号】CN201410306843
【发明人】邹伟华, 李科, 杜亚军, 刘撑乾
【申请人】惠州市伟乐科技股份有限公司
【公开日】2016年1月6日
【申请日】2014年6月30日