。生成的单脉冲I和单脉冲2在第2反相器27中反转，且输出时钟I和2。此时，利用时钟I和2对接收信号的3比特的第一个数据“I”的前半部分进行采样，且向检测结果I和2输出。
[0050]接着，因为在3比特的第一个数据“I”的中心，开关控制电路23的输出是“0”，因此在上升的定时生成0.6T的单脉冲I和0.8T的单脉冲2，与上述同样，时钟I和2对接收信号的3比特的第2个数据“O”的前半部分进行采样，且向检测结果I和2输出。此时，因为采样的值成为“ I”，因此开关控制电路23的输出从“O”切换到“ I”。
[0051]之后，因为在3比特的第2个数据“O”的中心，开关控制电路23的输出是“1”，因此开关24的输出切换成连接有第I反相器25的路径。在此，作为接收信号“O”的中心的下降(1/0的数据转变点)通过第I反相器25被反转，上升信号被输入单脉冲生成电路26，在上升的定时生成0.6T的单脉冲I和0.8T的单脉冲2，与上述同样地生成时钟。生成的时钟对接收信号的3比特的第3个数据“O”的前半部分进行采样，且作为检测结果I和2输出。
[0052]如以上那样，能够在各数据的中心的上升或者下降的定时生成脉冲宽度为0.6T的单脉冲I和脉冲宽度为0.8T的单脉冲2，对生成的脉冲进行反转且作为时钟输出，且通过输出的时钟来采样各数据信号的不同的2点。
[0053]另外，虽然在实施方式I中对使用了2个时钟生成电路的情况进行了说明，但在使用了 3个以上的情况下也同样能够获得改善效果。此外，在这种情况下，第I时钟或者第2时钟中的至少一方成为多个时钟。
[0054]如以上说明的那样，根据实施方式I的信号处理装置，因为具有:第I时钟生成电路，其生成在比被曼彻斯特编码的周期为T的接收信号的各数据的转变点延迟a T(0.5
<α <1.0)的定时上升的第I时钟；第2时钟生成电路，其生成在比接收信号的各数据的转变点延迟与a T不同的β Τ(0.5 < β < 1.0)的定时上升的第2时钟；数据检测电路，其根据第I时钟和第2时钟，输出接收信号的第I和第2检测结果；以及判定电路，其基于第I和第2检测结果进行接收信号的判定，因此能够使判定结果的错误率变小，并且能够实现低耗电化。
[0055]另外，根据实施方式I的信号处理装置，因为具有:第I时钟生成电路，其生成在比被曼彻斯特编码的周期为T的接收信号的各数据的转变点延迟αΤ(0< α <0.5)的定时上升的第I时钟；第2时钟生成电路，其生成在比接收信号的各数据的转变点延迟与αΤ*同的β Τ(0 < β < 0.5)的定时上升的第2时钟；数据检测电路，其根据第I时钟和第2时钟，输出接收信号的第I和第2检测结果；以及判定电路，其基于第I和第2检测结果进行接收信号的判定，因此能够使判定结果的错误率变小，并且能够实现低耗电化。
[0056]实施方式2.
[0057]实施方式2是使第I时钟生成电路21和第2时钟生成电路22中的时钟的定时与实施方式I不同的方式，因为附图上的结构与图1相同，因此使用图1的结构进行说明。
[0058]S卩，实施方式2的第I时钟生成电路21生成在比被占空比为50%的曼彻斯特编码的周期为T的接收信号的各数据的转变点延迟α Τ(0.5 < α < 1.0)的定时上升的第I时钟。另外，第2时钟生成电路22生成在比接收信号的各数据的转变点延迟βΤ(0< β<0.5)的定时上升的第2时钟。因为关于这以外的结构与实施方式I相同，因此省略此处的说明。
[0059]图5是示出实施方式2的信号处理装置中的信号的时间波形例的图。实施方式I的第2时钟生成电路22生成的时钟的定时为0.0 < β < 0.5这一点与实施方式I中的第I个例子不同。
[0060]在此，通过使第I时钟生成电路21生成的时钟I的定时为0.5 < α < 1.0、第2时钟生成电路22生成的时钟2的定时为0.0 < β < 0.5，从而利用时钟I能够对曼彻斯特编码的前半部分进行采样，利用时钟2能够对曼彻斯特编码的后半部分进行采样。
[0061]图5示出在实施方式2中α = 0.75、β = 0.25的情况下的接收信号、时钟1、时钟2、检测结果1、检测结果2的信号的时间波形例。
[0062]与图2同样，接收信号采用被占空比为50%的曼彻斯特编码的电路初始化信号和3比特的数据(100) ο
[0063]生成在比各数据的中心的转变点延迟0.75T的定时上升的时钟作为时钟1，生成在比各数据的中心的转变点延迟0.25T的定时上升的时钟作为时钟2。
[0064]此时，因为利用时钟I对曼彻斯特编码的前半部分进行采样，因此将3比特的数据“100”反转而得到的“011”作为检测结果I输出。另一方面，因为利用时钟2对曼彻斯特编码的后半部分进行采样，因此将与3比特的数据“100”相同的“100”作为检测结果2输出。
[0065]判定电路41根据检测结果1、2的结果来判定接收信号，并从输出端子51输出该判定结果。
[0066]这样，根据实施方式2，通过不使用参考而生成2个定时不同的时钟，且对被曼彻斯特编码的接收信号的前半部分和后半部分的2点进行采样，从而能够实现低耗电化并且使判定结果的错误率变小。
[0067]此外，虽然也在实施方式2中对使用了 2个时钟生成电路的情况进行了说明，但在使用了 3个以上的情况下也同样能够获得改善效果。
[0068]如以上说明的那样，根据实施方式2的信号处理装置，因为具有:第I时钟生成电路，其生成在比被曼彻斯特编码的周期为T的接收信号的各数据的转变点延迟a T(0.5
<α <1.0)的定时上升的第I时钟；第2时钟生成电路，其生成在比接收信号的各数据的转变点延迟β Τ(0 < β < 0.5)的定时上升的第2时钟；数据检测电路，其根据第I时钟和第2时钟，输出接收信号的第I和第2检测结果；以及判定电路，其基于第I和第2检测结果进行接收信号的判定，因此能够使判定结果的错误率变小，并且能够实现低耗电化。
[0069]实施方式3.
[0070]图6是本发明的实施方式3的信号处理装置的结构图。
[0071]在图6中，信号处理装置具有:输入端子11，其供输入被曼彻斯特编码的接收信号；时钟生成电路21，其使用接收信号生成时钟；延迟电路61，其对从时钟生成电路21输出的时钟I赋予延迟；数据检测电路31，其根据从时钟生成电路21输出的时钟I和延迟电路61生成的时钟2，输出检测结果1、2 ;判定电路41，其根据检测结果1、2，输出判定结果；以及输出端子51，其输出判定结果。
[0072]时钟生成电路21生成在比接收信号的各数据的中心延迟α Τ(0.5 < α < 1.0)的定时上升的时钟I。延迟电路61对从时钟生成电路21输出的时钟I赋予规定的延迟时间γΤ(0< γ <1.0 — α)。在此，通过生成使用延迟电路61对从时钟生成电路21输出的时钟I赋予延迟时间而得到的时钟，从而能够在不同的2点对接收信号进行采样。因此，能够仅以一个时钟生成电路即获得与实施方式I同样的效果。
[0073]图7是在实施方式3的信号处理装置中的接收信号、时钟1、时钟2、检测结果1、检测结果2的信号的时间波形例。
[0074]在此，作为接收信号，采用被占空比为50 %的曼彻斯特编码的电路初始化信号和3比特的数据(100)，设为接收信号的周期为Τ，时钟的上升的定时α =0.6，延迟时间γ
=0.2ο
[0075]时钟生成电路21生成在比各数据的中心的转变点延迟0.6Τ的定时上升的时钟I。在延迟电路61中，通过对时钟I赋予0.2Τ的延迟，从而时钟2在与时钟I不同的定时上升。
[0076]此时，因为利用时钟I和2对曼彻斯特编码的前半部分进行采样，因此将3比特的数据“100”反转而得到的“011”作为检测结果I和2输出。
[0077]判定电路41根据检测结果1、2的结果来判定接收信号，并从输出端子51输出该判定结果。
[0078]这样，在实施方式3中，通过不使用参考而生成2个定时不同的时钟，且在定时不同的2点对接收信号进行采样，从而能够实现低耗电化并且使判定结果的错误率变小。
[0079]此外，虽然在所述示例中设定时钟I的定时为0.5 < α <1.0，时钟2的定时为O
<γ < 1.0- α，但也可以将时钟生成电路21的上升的定时a T和延迟电路61的延迟时间γ T设定为0.0< α <0.5和0< γ < 0.5 - α。在这种情况下，因为利用时钟I和时钟2对曼彻斯特编码的后半部分进行采样，因此将与3比特的数据“100”相同的“100”作为检测结果I和2输出。
[0080]另外，这种情况下判定电路41也根据检测结果1、2的结果来判定接收信号，并从输出端子51输出该判定结果。因此，即使这样的结构也能够获得同样的效果。
[0081]另外，通过在实施方式3中的时钟生成电路21中使用图3所示的时钟生成电路，而能够获得与实施方式I同样的效果。
[0082]此外，虽然在图6中对使用一个延迟电路生成时钟的例子进行了说明，但即使是使用2个以上延迟电路来生成2个以上的时钟的情况下也能够获得同样的效果。S卩，在这种情况下，生成多个第2时钟。
[0083]如以上说明的那样，根据实施方式3的信号处理装置，因为具有:时钟生成电路，其生成在比被曼彻斯特编码的周期为T的接收信号的各数据的转变点延迟