一种数字中频可变带宽成形滤波器及滤波方法
【技术领域】
[0001]本发明涉及无线电技术领域，特别涉及一种数字中频可变带宽成形滤波器，还涉及一种数字中频可变带宽成形滤波方法。
【背景技术】
[0002]采用软件无线电技术的数字中频接收机，DDC、CIC抽取滤波器和可配置系数FIR滤波器的级联成为基带变换和信号带宽控制的经典数字信号处理方法。由于FIR滤波器是中频检波前的最后一级且是最窄一级滤波器，其带宽和形状决定了进入中频检波器的信道带宽和形状，故称之为中频带宽成形滤波器。
[0003]对于实时性要求较高的应用，DDC、CIC抽取滤波器和可配置系数FIR滤波器都需要在FPGA中实现，其中FIR滤波器在FPGA内部的实现需要占用大量逻辑门和乘法器资源，故设计多个不同阶数的FIR滤波器，通过切换实现带宽的大范围调整在工程应用中是不可行的，而通过修改FIR滤波器的配置系数只能实现非常有限的带宽调谐。
[0004]在许多应用中，尤其是频谱分析应用中要求实现中频信道带宽的大范围调谐，目前其带宽变化比要求高达10的5到6次数量级，现有的方法是通过改变CIC抽取滤波器的抽取因子实现的。但随着抽取比的增大，数字中频检波数据率会反比减小，当中频检波数据率低于设计要求的视频检波数据率时，一种办法是延长频谱分析时间降低视频检波数据率，另一种办法是通过内插满足视频检波要求。
[0005]这两种方法或者会降低频谱分析的性能，或者会增加设计的复杂性，原因是都没有从源头上解决数据率降低的问题。
[0006]在频谱分析应用中，带宽成形滤波器用于实现频谱分辨，为实现不同测试频宽下频谱分辨率的优化，要求成形滤波器带宽可大范围调谐。
[0007]采用数字中频技术的频谱分析仪，其数字中频信号处理架构由ADC模拟中频采集+DDC数字下变频+CIC抽取滤波+FIR成形滤波4个基本部分组成。设ADC的采样时钟频率为fs，CIC抽取滤波器的抽取因子为D，FIR成形滤波器的归一化带宽为BW，忽略CIC抽取滤波器对带宽的影响，则频谱分辨率RBW可表达为:
[0008]RBW = BWXfs + D (1)
[0009]由此可见，抽取因子D取不同的数值，RBW随之改变。因D的取值范围为大于1的整数，故通过修改抽取因子D可实现频谱分辨率的大范围调谐。
[0010]通过修改抽取因子D可实现频谱分辨率的大范围调谐，意味着D的取值需要在很大的范围内改变。抽取后的中频数据率会下降为&的D分之一，故当D的取值很大时，中频检波数据率会变得很低，实际上已远低于后级信号处理能力。
[0011]当中频检波数据率低于视频检波信号处理最低数据率要求时，降低视频检波数据率会反比增加频谱分析时间，即降低频谱分析速度；采用拟合内插的方式提高中频检波数据率不能客观的反映真实频谱的时域波动特征，还会增加设计的复杂性。
【发明内容】
[0012]本发明提出一种数字中频可变带宽成形滤波器及滤波方法，替代传统的通过改变CIC抽取滤波器抽取因子D实现中频信道带宽大范围调谐的方案，避免因中频检波数据率降低造成频谱分析速度变慢和设计复杂化。
[0013]本发明的技术方案是这样实现的:
[0014]—种数字中频可变带宽成形滤波器，包括:中频采样ADC、DDC数字下变频器、CIC积分梳状滤波器；
[0015]中频采样ADC对经过选频的模拟中频信号进行采样量化，将其转变为数字中频信号；将ADC采样数据送入DDC下变频器，与NC0数字本振信号混频，将数字中频信号下变频至零中频；将零中频数据送入CIC积分梳状滤波器，由外部控制器根据带宽调谐需要配置梳状滤波器阶数，其输出为经过带宽调理的数字中频。
[0016]上述数字中频可变带宽成形滤波器，还包括抗混叠抽取滤波器，抗混叠抽取滤波器位于DDC数字下变频器和CIC积分梳状滤波器之间；
[0017]将零中频数据送入抗混叠抽取滤波器，由外部控制器配置抽取比，实现对零中频信号的抗混叠滤波和数据抽取。
[0018]可选地，抗混叠抽取滤波器采用半带抽取滤波器。
[0019]可选地，抗混叠抽取滤波器采用CIC积分梳状抽取滤波器。
[0020]本发明还提供了一种数字中频可变带宽成形滤波方法，包括中频采样ADC、DDC数字下变频器、CIC积分梳状滤波器，滤波步骤如下:
[0021]步骤⑴，中频采样ADC对经过选频的模拟中频信号进行采样量化，将其转变为数字中频信号；
[0022]步骤(2)，将ADC采样数据送入DDC下变频器，与NC0数字本振信号混频，将数字中频信号下变频至零中频；
[0023]步骤(3)，将零中频数据送入CIC积分梳状滤波器，由外部控制器根据带宽调谐需要配置梳状滤波器阶数，其输出为经过带宽调理的数字中频，用于后级信号处理。
[0024]上述数字中频可变带宽成形滤波方法，还包括抗混叠抽取滤波器，抗混叠抽取滤波器位于DDC数字下变频器和CIC积分梳状滤波器之间；
[0025]将零中频数据送入抗混叠抽取滤波器，根据设计需要由外部控制器配置抽取比，实现对零中频信号的抗混叠滤波和数据抽取。
[0026]可选地，抗混叠抽取滤波器采用半带抽取滤波器。
[0027]可选地，抗混叠抽取滤波器采用CIC积分梳状抽取滤波器。
[0028]本发明的有益效果是:
[0029](1)通过改变CIC积分梳状滤波器的阶数实现带宽调理，不会降低数字中频数据率;
[0030](2)用CIC积分梳状滤波器替代FIR滤波器用作带宽成形滤波器，无需乘法运算，设计简单，FPGA实现逻辑资源占用少；
[0031](3)在频谱分析仪应用中，抽取因子仅用于调节中频检波输出数据率和视频检波输出数据率之间的比例关系，很容易做到各种视频检波类型数据处理条件的优化；
[0032](4)不再需要视频检波输出数据的内插处理，从而简化设计。
【附图说明】
[0033]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0034]图1为本发明数字中频可变带宽成形滤波器的原理框图。
【具体实施方式】
[0035]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0036]本发明的数字中频可变带宽成形滤波器，其组成结构如图1所示，包括:中频采样ADC、DDC数字下变频器、CIC积分梳状滤波器，优选地，当设计中需要降低中频输出数据率时，还包括抗混叠抽取滤波器，抗混叠抽取滤波器的位置须位于DDC数字