信息发送到主控模块，图像数据发送到缓存控制模块；缓存控制模块将该图像数据存储到第一缓存中，主控模块同步的根据外部模式设置获取配置参数；缓存控制模块则按照上述时序信息和配置参数从第一缓存中读取相应的图像数据发送FIFO，经由FIFO将一路图像数据转换为两路，分别发送到第一 DP编码子模块和第二 DP编码子模块，由上述两个DP编码子模块根据配置将两路图像数据转换成DP两路信号。
[0027]以下结合实施例提供的信号转换装置，以41ink的LVDS输入信号转DP1.2信号为例，具体阐述直通模式下和倍频模式下的LVDS到DP1.2信号的信号转换过程；
[0028]在直通模式下，信号转换装置接收到41 ink的LVDS发送的4K*2K@60Hz的图像信号，由LVDS解码模块对LVDS图像信号进行解码，获取RGB的图像数据和RGB的像素时序数据；其中，RGB的像素时序数据发送到主控模块，RGB的图像数据发送到缓存控制模块；
[0029]缓存控制模块接收到LVDS解码模块输出的RGB图像数据，将其保存到第一缓存中，并记录存储信息；
[0030]主控模块接收到RGB图像的像素时序数据后，根据外部设置的直通模式，将时序配置信息分别发送到缓存控制模块和两个DP编码子模块，设置缓存控制模块从第一缓存读取数据的速度；缓存控制模块将从第一缓存中读取的RGB图像数据发送到FIFO，FIFO自动将RGB图像数据发送到两个DP编码子模块；
[0031]每一个DP编码子模块根据主控模块的时序配置参数命令进行功能状态配置；根据该配置将FIFO输出的图像数据按照4K*2K@60Hz的像素设置转换成DP1.2的信号格式通过一个DP输出端子发送到DP信号输出接口，其中DP输出端子包括4个高速收发器，即4个数据通道，每个通道的数据传输速率为5.4Gbps ;为提高信号的质量，将转换生成DP1.2的信号经过到第二缓存芯片缓存后再发送到DP信号输出接口 ；
[0032]针对直通模式，本发明提供的信号转换装置还支持llink、21ink和81ink的LVDS信号转DP1.2信号的应用。
[0033]在倍频模式下，信号转换装置接收到41 ink的LVDS发送的4K*2K@30Hz的图像信号，由LVDS解码模块对LVDS图像信号进行解码，获取RGB的图像数据和RGB的像素时序数据；其中，RGB的像素时序数据发送到主控模块，RGB的图像数据发送到缓存控制模块；
[0034]缓存控制模块接收到LVDS解码模块输出的RGB图像数据，将其保存到第一缓存中，并记录存储信息；
[0035]主控模块接收到RGB图像的像素时序数据后，根据外部设置的一倍频模式设置，将4K*2K@60Hz时序配置信息分别发送给缓存控制模块和两个DP编码子模块，设置缓存控制模块从第一缓存读取数据的速度；缓存控制模块将从第一缓存中读取的RGB图像数据发送到FIFO，FIFO自动将RGB图像数据发送到两个DP编码子模块；
[0036]每一个DP编码模块根据主控模块的时序配置参数命令进行功能状态配置；将FIFO输出的图像数据按照4K*2K@60Hz的像素设置转换成DP1.2的信号格式通过一个DP输出端子发送到DP信号输出接口，其中DP输出端子包括4个高速收发器，即4个数据通道，每个通道的数据传输速率为5.4Gbps ;为提高信号的质量，经过到第二缓存芯片缓存后再发送到DP信号输出接口 ；
[0037]对41 ink的LVDS信号到DP1.2信号的转换而言，41 ink的LVDS信号的最大分辨率支持4K*2K@60Hz，但是当LVDS信号源的输出图像分辨率受限，仅能输出4K*2K@30Hz，而输出DP信号时又需要输出4K*2K@60Hz的图像，在这种应用下，采用一倍频的设置；
[0038]针对倍频模式，本发明提供的信号转换装置还支持llink、21ink和81ink的LVDS信号转DP1.2信号的倍频应用环境，而且倍频倍数可根据应用需要设置。
[0039]本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种基于可编程逻辑器件的信号转换装置，包括信号处理单元、LVDS信号输入接口和DP信号输出接口，其特征在于，所述信号处理单元集成于一颗可编程逻辑器件中；所述可编程逻辑器件具有耦接所述LVDS信号输入接口的LVDS输入端子及耦接所述DP信号输出接口的DP输出端子；所述信号处理单元用于将LVDS信号转换成DP信号。2.如权利要求1所述的基于可编程逻辑器件的信号转换装置，其特征在于，所述信号处理单元具有LVDS解码模块，所述LVDS解码模块通过所述LVDS输入端子耦接所述LVDS信号输入接口，所述LVDS解码模块将LVDS信号输入接口输入的LVDS信号解析成图像数据和时序信息。3.如权利要求2所述的基于可编程逻辑器件的信号转换装置，其特征在于，所述信号处理单元具有DP编码模块，所述DP编码模块通过所述DP输出端子耦接所述DP信号输出接口，所述DP编码模块根据DP1.2协议将所述图像数据按照所述时序信息进行编码生成DP1.1信号或DP1.2信号。4.如权利要求3所述的基于可编程逻辑器件的信号转换装置，其特征在于，还包括第一缓存芯片，所述可编程逻辑器件具有缓存端子，所述信号处理单元具有缓存控制模块；所述缓存控制模块接收所述图像数据并通过所述缓存端子将所述图像数据写入所述第一缓存芯片。5.如权利要求4所述的基于可编程逻辑器件的信号转换装置，其特征在于，所述可编程逻辑器件具有控制端子，所述信号处理单元具有主控模块，控制信号通过所述控制端子输入所述主控模块；所述主控模块根据所述控制信号控制所述缓存控制模块对所述第一缓存芯片的读写。6.如权利要求5所述的基于可编程逻辑器件的信号转换装置，其特征在于，还包括第二缓存芯片，所述DP输出端子通过所述第二缓存芯片耦接所述DP信号输出接口。7.如权利要求5所述的基于可编程逻辑器件的信号转换装置，其特征在于，所述信号处理单元具有先入先出序列处理模块，所述DP编码模块包括多个DP编码子模块，所述先入先出序列处理模块读取所述缓存控制模块中的图像数据经缓存处理后分别写入到所述多个DP编码子模块中。8.如权利要求7所述的基于可编程逻辑器件的信号转换装置，其特征在于，所述DP信号输出接口的个数和所述DP输出端子的个数均与所述DP编码子模块的个数相同，每个所述DP编码子模块分别通过一个所述DP输出端子与一个DP信号输出接口親接。9.如权利要求8所述的基于可编程逻辑器件的信号转换装置，其特征在于，还包括多个第二缓存芯片，所述第二缓存芯片的个数与所述DP编码子模块的个数相同，所述每一个DP编码子模块分别通过一个第二缓存芯片与一个DP信号输出接口耦接。10.如权利要求1至9任一项所述的基于可编程逻辑器件的信号转换装置，其特征在于，每个所述DP输出端子均包括4个高速收发器，所述每个高速收发器的数据传输速率大于 3Gbps。
【专利摘要】本发明公开了一种基于可编程逻辑器件的信号转换装置，实现LVDS信号到DP信号的转换，包括信号处理单元、LVDS信号输入接口和DP信号输出接口，信号处理单元集成于一颗可编程逻辑器件中；该可编程逻辑器件具有耦接LVDS信号输入接口的LVDS输入端子及耦接DP信号输出接口的DP输出端子；该信号处理单元用于将LVDS信号转换成DP信号；本发明提供的该基于可编程逻辑器件的信号转换装置，支持DP1.2协议，解决了当前的LVDS信号转DP信号的传输协议支持过低的问题，可满足当前视频支持大分辨率需求。
【IPC分类】H04N7/01, G09G3/36
【公开号】CN105376512
【申请号】CN201510796032
【发明人】付文明
【申请人】武汉精测电子技术股份有限公司
【公开日】2016年3月2日
【申请日】2015年11月18日