固态成像装置和成像系统的制作方法
【技术领域】
[0001]本发明涉及固态成像装置和成像系统，并且更具体地涉及固态成像装置的输出电路。
【背景技术】
[0002]在日本专利申请公开N0.2005-304077的图6中公开了一种读取固态成像装置的像素信号的技术。该技术涉及经由耦合电容器箝位上游源极跟随电路的输出信号并且将箝位的输出信号传输到下游源极跟随电路的输入。
【发明内容】
[0003]日本专利申请公开N0.2005 - 304077中公开的技术的问题是下游源极跟随电路的输入单元中的大寄生电容使信号增益劣化。
[0004]本发明的目的是提供在信号增益劣化方面降低的固态成像装置。
[0005]根据本发明的一个实施例，提供了一种固态成像装置，包括:第一放大器和第二放大器；親合电容器，包括第一电极和第二电极；第一金属部件，被配置为连接第一放大器的输出端子和第一电极；和第二金属部件，被配置为连接第二放大器的输入端子和第二电极，其中在垂直于从第二电极向第二放大器的输入端子行进的线的横截面中，第一金属部件被布置在相对于第二金属部件的在第二金属部件之上、之下、左侧和右侧的方向中的至少两个方向上。
[0006]根据以下参考附图对示例性实施例的描述，本发明的其它特征将变得清楚。
【附图说明】
[0007]图1是根据本发明的第一实施例的固态成像装置的电路框图。
[0008]图2是根据第一实施例的输出电路的电路图。
[0009]图3A是根据第一实施例的输出电路的布局平面视图，并且图3B和图3C是输出电路的截面图。
[0010]图4是根据本发明的第二实施例的固态成像装置的电路图。
[0011]图5是根据第二实施例的固态成像装置的时序图。
[0012]图6是根据本发明的第三实施例的输出电路的布局截面图。
[0013]图7是根据本发明的第四实施例的输出电路的布局截面图。
[0014]图8是根据本发明的第五实施例的输出电路的布局平面图。
[0015]图9是根据本发明的第六实施例的输出电路的电路图。
[0016]图10是根据本发明的第八实施例的固态成像装置系统的框图。
【具体实施方式】
[0017]现在将根据附图详细描述本发明的优选实施例。
[0018](第一实施例)
[0019]图1是固态成像装置100的框图，固态成像装置100是根据本发明的第一实施例的固态成像装置的示例。该固态成像装置100是CMOS区域传感器，并且包括像素阵列10、垂直扫描电路11、定时发生器(TG) 12、恒流电路13、列信号线14、放大器电路15、电荷累积单元16、水平扫描电路17、水平传输电路18、输出电路19和输出焊盘20。像素阵列10包括沿行方向和列方向以二维矩阵模式布置的多个像素(PIX)lOl。出于简化制图的目的，图1所示像素阵列10是4行乘以4列的矩阵。然而，像素101的数目没有特别的限制。此处的行方向和列方向分别指图中的横向方向和图中的纵向方向。在示例中，行方向对应于成像装置中的水平方向，并且列方向对应于成像装置中的垂直方向。
[0020]像素101可以各自包括光电二极管(光电转换单元)、浮置扩散、传输晶体管、放大晶体管、复位晶体管和行选择晶体管。传输晶体管将累积在光电二极管中的电荷传输到浮置扩散。放大晶体管输出对应于浮置扩散中的电势的信号。复位晶体管重置浮置扩散的电势。行选择晶体管将来自放大晶体管的信号输出到垂直信号线。放大晶体管用作像素输出单元。
[0021]在行方向上行进的信号线L(L1到L4)被布置以使得像素阵列10的每一行设置有一条信号线L。信号线L1到L4中的每一个包括信号线TX (未示出)、信号线RES (未示出)和信号线SEL(未示出)。信号线TX用于驱动传输晶体管。信号线RES用于驱动复位晶体管。信号线SEL用于驱动行选择晶体管。向这些信号线施加高电平信号使对应晶体管中建立电连接(晶体管导通)。向这些信号线施加低电平信号使对应晶体管中的电连接中断(晶体管截止)。
[0022]针对像素阵列10的每一列布置列信号线14中的一个。每个列信号线14被连接到在一列中对齐的像素101的相应行选择晶体管的源极，作为由这些像素101共享的信号线。作为放大晶体管的负载单元的一个恒流电路13和一个放大电路15被连接到列信号线14中的每一个。放大电路15中的每一个的输出端连接电荷累积单元16中的一个。电荷累积单元16中的每一个包括电容器和晶体管，并且保持由连接到该电荷累积单元16的放大电路15放大的信号。水平扫描电路17包括移位寄存器。水平传输电路18包括多个晶体管。基于来自定时发生器12的控制信号，水平传输电路18顺序地导通水平传输电路18的晶体管，并且将电荷累积单元16的信号输出到水平信号线8。输出电路19作为输出电路，其经由输出焊盘20向芯片外部(固态成像装置外部)输出指示来自水平信号线8的亮度电压的信号。
[0023]图2是输出电路19的电路图。输出电路19包括形成第一放大器或者第一级放大器的源极跟随器M0S晶体管Ml、形成第二放大器或者第二级放大器的源极跟随器M0S晶体管M2、耦合电容器Cm、作为负载的恒流源Ifl和If2及开关SC。M0S晶体管Ml具有栅极、漏极和源极，水平信号线8连接该栅极，电源电压Vdd连接到该漏极，并且恒流源Ifl连接到该源极。M0S晶体管Ml作为源极跟随器操作并且具有低的源极输出阻抗。耦合电容器Cm的第一电极经由节点N1连接到M0S晶体管Ml的源电极。耦合电容器Cm的第二电极经由节点N2连接到开关SC和M0S晶体管M2的栅电极。节点N1由连接M0S晶体管Ml的源电极和耦合电容器Cm的第一电极的第一金属部件形成。节点N2由连接M0S晶体管M2的栅电极和耦合电容器Cm的第二电极的第二金属部件形成。如图2所示，耦合电容器Cm的两个电极都不连接到具有固定电压(诸如地电压)的固定电压节点。
[0024]开关SC的一端连接到节点N2，并且开关SC的另一端连接到参考电压Vrefl。在箝位期间接通开关SC使耦合电容器Cm的节点N2连接到参考电压Vrefl。换言之，在箝位期间耦合电容器Cm的节点N2连接到参考电压Vrefl (箝位电压)，并且在箝位之外的其它时间耦合电容器Cm的节点N2处于浮置状态。希望将参考电压Vrefl设置为例如对于作为源极跟随器操作的第二级M0S晶体管M2来说最佳的电压。例如，参考电压Vrefl可被设置为不允许地电压GND或者电源电压Vdd削减(clip)亮度信号的电压。可以以这种方式通过向耦合电容器Cm的节点N2施加给定的箝位电压来调整M0S晶体管M2的工作点。
[0025]第二级M0S晶体管M2具有漏极和源极，电源电压Vdd连接到该漏极，并且恒流源If2和输出焊盘20连接到该源极。类似于第一级M0S晶体管Ml，第二级M0S晶体管M2作为源极跟随器操作并且能够向输出焊盘20输出信号，同时将源极处的输出阻抗保持为低。
[0026]图3A是由图2中的C指示的输出电路的区域的布局平面图。在图3A中，耦合电容器Cm包括由多晶硅制成的第二电极130以及第一电极，第一电极在有源区域131中面对第二电极130。第二电极130还作为图3A到图3C中未示出的M0S晶体管的栅电极。触头133是埋入穿透绝缘层的孔的金属，并且将半导体中的有源区域131电连接到由第一金属布线层Mtl形成的第一金属部件N1 (134)。具体地，第一金属部件N1 (134)连接到第一级M0S晶体管Ml的输出端子和耦合电容器Cm的第一电极。触头132是埋入穿透绝缘层的孔的金属，并且将第二电极130电连接到第一金属布线层(Mtl) 135。第一金属部件N1 - 1、N1-2和N1-3以及第二金属部件N2在从耦合电容器Cm的电极向着第二级源极跟随器M0S晶体管M2的栅电极行进的方向(由箭头A指示的方向)上延伸。
[0027]图3B是沿虚线C-C’取得的图3A的区域的截面图。图3C是沿虚线D_D’取得的图3A的区域的截面图。在图3B中，作为示例给出的半导体基板110由N型硅形成，并且向半导体基板110施加电源电压Vdd。在半导体衬底110上按顺序形成第一金属布线层Mtl、第二金属布线层Mt2和第三金属布线层Mt3，每两个金属布线层之间夹着绝缘层。在第一金属布线层Mtl中形成作为节点N1的一部分的第一金属部件N1-1。在第二金属布线层Mt2中形成两个作为节点N1的一部分的第一金属部件N1-2和作为节点N2的第二金属部件N2。第一金属部件N1-2和第二金属部件N2中的每一个在平面图中具有矩形形状，并且第二金属部件N2被置于两个第一金属部件N1-2之间。在第三金属布线层Mt3中形成作为节点N1的一部分的第一金属部件N1-3。
[0028]通孔137是穿透第一金属布线层Mtl和第二金属布线层Mt2之间的绝缘层以电连接第一金属部件N1-1和每个第一金属部件N1 - 2的一条金属。通孔138是穿透第二金属布线层Mt2和第三金属布线层Mt3之间的绝缘层以电连接第一金属部件N1 - 2中的每一个和第一金属部件N1-3的一条金属。本实施例中的第一金属部件N1 - 1、N1-2和N1-3在平面图中围绕第二金属部件N2。
[0029]在图3A中，第一金属部件N1 - 1、N1-2和N1 - 3及第二金属部件N2在从耦合电容器Cm的电极向第二级源极跟随器M0S晶体管M2