一种vbo信号处理的方法及装置的制造方法
【技术领域】
[0001]本发明涉及图像处理领域，尤其涉及一种VBO信号处理的方法及装置。
【背景技术】
[0002]V-by-one(video by one，VB0)接收(RX)模块需要从接收的信号中解调出数据信号和同步信号，然后，经过现场可编程门阵列(Field-Programmable Gate Array ,FPGA)中其它模块处理后，最后发送给VBO的发送(TX)模块，经TX模块编码后输出。但若RX模块接收的为扩频信号时，TX模块打包时的时钟信号可能会与RX解调出的时钟信号不同步，出现错误。
[0003]参阅图1所示，现有技术下，VBO信号处理方法为，外部晶体振荡器(ExternalCrystal Oscillator，XTAL)，也简称晶振，通过REF管脚给TX模块和RX模块提供一个时钟信号(Clock signal，CLK)，RX模块接收到VBO信号后，基于上述时钟信号，将接收的VBO信号解调后经过现场可编程门阵列(FieId-ProgrammabIe Gate Array，FPGA)的其他模块处理，然后送至TX模块处编码输出，其中，图1中VB0_RX1 — VB0_RX4为4路输入信号，VB0_TX1 — VB0_TX4为4路输出信号，当然，在实际中，并不仅仅限于4路输入输出信号，可以为8路、12路或16路等。
[0004]由此可见，所有的模块都使用的是同一个时钟信号，当RX模块接收的VBO信号不是扩频信号时，不存在时钟不同步的情况，但是，当RX模块接收的VBO信号为扩频信号时，RX模块解调出的数据信号是带有扩展频谱通信(Spread Spectrum Communicat1n，SSC)的，其中SSC也简称为展频或扩频，而TX模块仍是以REF管脚提供的时钟信号进行编码，这样，与RX模块解调出的数据信号不同步，导致出错，因此该方法只能用于RX接收的信号不是扩频信号的情况。
[0005]参阅图2所示，现有技术下，另一种VBO信号处理方法为，若RX模块接收的VBO信号为扩频信号时，RX模块解调后，将带有SSC的数据信号先送至buffer/fifo，然后，buffer/fifo采用和TX模块相同的时钟，将带有SSC的数据信号以固定频率发送给TX模块，这样，TX模块使用REF管脚处获取的时钟信号从Buf f er/f i f ο接收数据，就可以保证TX模块接收的数据信号和时钟信号是同步，其中，图2中VB0_RXI —VB0_RX4为4路输入信号，VB0_TX I —VB0_TX4为4路输出信号，这里，在实际中，并不仅仅限于4路输入输出信号，可以为8路、12路或16路等。
[0006]由此可见，当RX模块接收的VBO信号为扩频信号时，为了保证RX模块解调出的数据信号与TX模块的时钟信号同步，需要采用带有buff er/f ifo的更高级型号的FPGA，并且，TX模块编码输出的信号就不再带有SSC了，可能使得电磁兼容性(Electro MagneticCompatibility，EMC)指标不通过。
[0007]综上所述，当RX模块接收的为带有SSC的信号时，现有技术下，需使用FPGA内部的buff er资源，导致成本增加，且TX模块输出的信号不会带有SSC，可能会导致EMC过高。
【发明内容】
[0008]本发明实施例提供一种VBO信号处理方法及装置，以实现TX模块发送的信号也带有SSC的问题。
[0009]本发明实施例提供的具体技术方案如下:
[0010]一种VBO信号处理的方法，包括:
[0011]接收RX模块从REF管脚获取第一时钟信号；其中，上述第一时钟信号是锁相环PLL模块发送给上述REF管脚的；
[0012]RX模块基于上述第一时钟信号，对接收到的VBO信号进行解调，若确定接收到的VBO信号为扩频信号时，则获得相应的扩频数据信号和扩频同步信号；
[0013]RX模块将上述扩频同步信号中的第二时钟信号发送给上述PLL模块，以及将上述扩频数据信号发送给发送TX模块；
[0014]TX模块从上述REF管脚获取上述第二时钟信号，并基于上述第二时钟信号，对接收的上述扩频数据信号进行编码，以及将编码后的的扩频数据信号发送出去;其中，上述第二时钟信号是PLL模块发送给上述REF管脚的。
[0015]本发明实施例中，RX模块从REF管脚获取第一时钟信号；其中，上述第一时钟信号是预设的PLL模块发送给上述REF管脚的;RX模块基于上述第一时钟信号，对接收到的VBO信号进行解调，若确定接收到的VBO信号为扩频信号时，则获得相应的扩频数据信号和扩频同步信号;RX模块将上述扩频同步信号中的第二时钟信号发送给上述PLL模块，以及将上述扩频数据信号发送给TX模块;TX模块从上述REF管脚获取上述第二时钟信号，并基于上述第二时钟信号，对接收的上述扩频数据信号进行编码，以及将编码后的的扩频数据信号发送出去。这样，当RX模块接收到为扩频信号时，将解调出的扩频同步信号中的第二时钟信号发送给PLL模块，PLL模块将第二时钟信号发送给REF管脚，这时，TX模块从REF管脚获得的就为第二时钟信号，并基于第二时钟信号进行编码，由于第二时钟信号和上述扩频数据信号是同步的，因此可以进行正确的编码，且编码后得到的为带有SSC的信号，即扩频信号，实现了TX模块发送的信号也带有SSC。
[0016]较佳的，进一步包括:
[0017]RX模块基于上述第一时钟信号，对接收到的VBO信号进行解调，若确定接收到的VBO信号不是扩频信号时，则直接将解码后的数据信号发送给TX模块；
[0018]TX模块从REF管脚获取上述第一时钟信号；
[0019]TX模块基于上述第一时钟信号，对接收的上述数据信号进行编码，并将编码后的的数据信号发送出去。
[0020]较佳的，上述第一时钟信号是PLL模块对从晶振模块中获取的标准时钟信号，按照预设的处理方式进行处理后所获得的。
[0021]较佳的，上述预设的处理方式，至少包括，将上述第一时钟信号调整到预设的频率以及将上述第一时钟信号按照预设规则进行波形整形。
[0022]较佳的，上述第二时钟信号是PLL模块在确定接收到RX模块发送的上述第二时钟信号后，停止发送上述第一时钟信号的同时发送给上述REF管脚的。
[0023]一种VBO信号处理的装置，包括:
[0024]RX模块，用于从REF管脚获取第一时钟信号，其中，上述第一时钟信号是PLL模块发送给上述REF管脚的，且基于上述第一时钟信号，对接收到的VBO信号进行解调，若确定接收到的VBO信号为扩频信号时，则获得相应的扩频数据信号和扩频同步信号，以及将上述扩频同步信号中的第二时钟信号发送给上述PLL模块，以及将上述扩频数据信号发送给TX模块；
[0025]TX模块，用于从上述REF管脚获取上述第二时钟信号，并基于上述第二时钟信号，对接收的上述扩频数据信号进行编码，以及将编码后的的扩频数据信号发送出去;其中，上述第二时钟信号是PLL模块发送给上述REF管脚的。
[0026]本发明实施例中，RX模块从REF管脚获取第一时钟信号；其中，上述第一时钟信号是预设的PLL模块发送给上述REF管脚的;RX模块基于上述第一时钟信号，对接收到的VBO信号进行解调，若确定接收到的VBO信号为扩频信号时，则获得相应的扩频数据信号和扩频同步信号;RX模块将上述扩频同步信号中的第二时钟信号发送给上述PLL模块，以及将上述扩频数据信号发送给TX模块;TX模块从上述REF管脚获取上述第二时钟信号，并基于上述第二时钟信号，对接收的上述扩频数据信号进行编码，以及将编码后的的扩频数据信号发送出去。这样，当RX模块接收到为扩频信号时，将解调出的扩频同步信号中的第二时钟信号发送给PLL模块，PLL模块将第二时钟信号发送给REF管脚，这时，TX模块从REF管脚获得的就为第二时钟信号，并基于第二时钟信号进行编码，由于第二时钟信号和上述扩频数据信号是同步的，因此可以进行正确的编码，且编码后得到的为带有SSC的信号，即扩频信号，实现了TX模块发送的信号也带有SSC，有效地解决了 EMC的问题。
[0027]较佳的，RX模块进一步用于:
[0028]基于上述第一时钟信号，对接收到的VBO信号进行解调，若确定接收到的VBO信号不是扩频信号时，则直接将解码后的数据信号发送给TX模块；
[0029]TX模块，进一步用于，从REF管脚获取上述第一时钟信号，以及基于上述第一时钟信号，对接收的上述数据信号进行编码，并将编码后的的数据信号发送出去。
[0030]较佳的，上述第一时钟信号是PLL模块对从晶振模块中获取的标准时钟信号，按照预设的处理方式进行处理后所获得的。
[0031]较佳的，上述预设的处理方式，至少包括，将上述第一时钟信号调整到预设的频率以及