用于多核处理器的可调谐多层次stt-mram高速缓存的制作方法
【技术领域】
[0001] 本公开一般涉及自旋转移矩磁阻随机存取存储器（STT-MRAM)高速缓存。更具体 而言，本公开涉及在多核处理器中关联并调谐STT-MRAM高速缓存。
【背景技术】
[0002] 通常，多核处理器（诸如丨ntelK C〇re?i7处理器）具有多层次存储器阶层体系。多 核处理器中的每个核可以具有专用的高速缓存阶层体系（第1级（LI)-第2级（L2))并且 也可以共享低级高速缓存（第3级（L3))。低级高速缓存往往具有增加的芯片面积，并且因 此，低级高速缓存往往会增加与多核处理器相关联的成本。
[0003] 在一些现有技术系统中，嵌入式高速缓存（例如，L1-L3)往往利用静态随机存取 存储器（SRAM)。SRAM可以是可取的，因为它是逻辑兼容并且快速的。不过，SRAM具有大尺 寸面积，这导致高成本，并且进一步，SRAM往往会漏泄功率。因此，至少由于增加的成本和 功耗，为多核处理器的低级高速缓存使用SRAM可能是不可取的。
[0004] 其他现有技术系统可以具有混合高速缓存（例如，穿硅堆叠（TSS)或者叠成封装 (PoP))。混合高速缓存是指在诸高速缓存级中利用不同类型的存储器的系统。混合高速缓 存可以配置为级间混合高速缓存、级内混合高速缓存、或者三维（3D)混合高速缓存。
[0005] 图1解说了现有技术级间混合高速缓存100的示例。如图1中所解说的，核102 (其 包括LI)和L2高速缓存104可以使用SRAM，并且L3高速缓存106可以使用不同类型的存 储器，诸如嵌入式动态随机存取存储器（eDRAM)、MRAM或者相变随机存取存储器（PRAM)。级 间混合高速缓存100不限于图1中讨论的存储器类型并且可以为每个高速缓存层102-106 使用各种存储器类型。
[0006] 图2解说了现有技术级内混合高速缓存200的示例。如图2中所解说的，核202 (具 有LI)和第一 L2高速缓存204可以使用SRAM。具体而言，第一 L2高速缓存204可以针对 高速存储器来配置，并且因此，第一 L2高速缓存204可以利用SRAM。此外，第二L2高速缓 存206可以针对慢速存储器来配置，并且因此，第二L2高速缓存206可以是类型不同于在 第一 L2高速缓存204中使用的存储器类型的存储器。例如，第二L2高速缓存206可以使 用eDRAM、MRAM或者PRAM。级内混合高速缓存200不限于图2中解说的存储器类型并且可 以为每个高速缓存层202-206利用各种存储器类型。
[0007] 级间或级内混合高速缓存可以使用各种存储器技术。不过，级间高速缓存和级内 混合高速缓存是复杂的，并且由于各种存储器技术的单片集成而具有增加的制造成本。因 此，由于增加的成本和复杂度，对多核处理器的低级高速缓存使用级间或级内混合高速缓 存是不可取的。
[0008] 图3解说了现有技术3D混合高速缓存300的示例。如图3中所解说的，核302 (具 有LI)和第一 L2高速缓存304可以使用SRAM。此外，第二L2高速缓存306可以配置成利 用慢速存储器，并且因此，第二L2高速缓存306可以利用不同类型的存储器，诸如eDRAM、 MRAM或者PRAM。此外，核302、第一 L2高速缓存304和第二L2高速缓存306可以全都被定 义在单块芯片上。L3高速缓存308可以使用诸如PRAM之类的存储器，并且可以定义在单 独管芯上，该单独管芯连接到包括核302、第一 L2高速缓存304以及第二L2高速缓存306 的芯片。即，L3高速缓存308在与包括核302、第一 L2高速缓存304以及第二L2高速缓存 306的层不同的层（例如，芯片）上。
[0009] 由于在多个层中使用异构存储器以及在已知良好的管芯中使用高密度存储器，3D 混合高速缓存会是可取的。不过，3D混合高速缓存指定了堆叠式的多管芯解决方案。相应 地，由于堆叠式的管芯，3D混合高速缓存会增加成本。此外，管芯的堆叠也增加了开销（例 如，成本，可靠性）。
[0010] 概述
[0011] 根据本公开的一方面，给出了一种多核处理器。该多核处理器包括第一自旋转移 矩磁阻随机存取存储器（STT-MRAM)高速缓存，该第一 STT-MRAM高速缓存与该多核处理器 的第一核相关联并且根据第一属性来调谐。该多核处理器进一步包括第二STT-MRAM高速 缓存，该第二STT-MRAM高速缓存与该多核处理器的第二核相关联并且根据第二属性来调 谐。
[0012] 根据另一方面，给出了一种多核处理器。该多核处理器包括第一存储装置，该第一 存储装置与该多核处理器的第一核相关联并且根据第一属性来调谐。该多核处理器还包 括第二存储装置，该第二存储装置与该多核处理器的第二核相关联并且根据第二属性来调 谐。
[0013] 根据另一方面，给出了一种用于在多核处理器中关联高速缓存的方法。该方法包 括将第一自旋转移矩磁阻随机存取存储器（STT-MRAM)高速缓存与该多核处理器的第一核 相关联并且根据第一属性来调谐。该方法还包括将第二STT-MRAM高速缓存与该多核处理 器的第二核相关联并且根据第二属性来调谐。
[0014] 根据另一方面，给出了一种制造用于多核处理器的高速缓存的方法。该方法包括 根据第一属性来调谐第一自旋转移矩磁阻随机存取存储器（STT-MRAM)高速缓存。该方法 还包括根据第二属性来调谐第二STT-MRAM高速缓存。
[0015] 这已较宽泛地勾勒出本公开的特征和技术优势以力图使下面的详细描述可以被 更好地理解。本发明的其他特征和优点将在下文描述。本领域技术人员应该领会，本发明 可容易地被用作改动或设计用于实施与本发明相同的目的的其他结构的基础。本领域技术 人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本发明的教导。被认 为是本发明的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结 合附图来考虑以下描述时将被更好地理解。然而要清楚理解的是，提供每一幅附图均仅用 于解说和描述目的，且无意作为对本发明的限定的定义。
[0016] 附图简述
[0017] 本公开的特征、本质和优点将因以下结合附图阐述的具体描述而变得更加明显。
[0018] 图1-3解说了现有技术存储器系统。
[0019] 图4-5解说了根据本公开的一方面的利用STT-MRAM高速缓存的多层次多核处理 器。
[0020] 图6解说了根据本公开的一方面的用于在多核处理器中关联和调谐STT-MRAM高 速缓存的方法的框图。
[0021] 图7解说了其中可有利地采用本公开的实施例的示例性无线通信系统。
[0022] 图8是解说根据本公开一方面的用于半导体组件的电路、布局以及逻辑设计的设 计工作站的框图。
[0023] 详细描述
[0024] 以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文 中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理 解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在 一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。
[0025] 本公开的一个方面提供了对速度、功率和密度可调谐而同时降低了成本和复杂度 的低级高速缓存。在本公开的一个方面，描述了用于多核处理器的多层次STT-MRAM高速缓 存。
[0026] 与常规的随机存取存储器（RAM)芯片技术不同，在磁阻RAM(MRAM)中，数据不是作 为电荷来存储的，而是取而代之通过存储元件的磁极化来存储的。这些存储元件是从由隧 穿层分开的两个铁磁层形成的。这两个铁磁层中的一个（称为固定层或者钉扎层）具有固 定在特定方向上的磁化。另一铁磁磁性层（称为自由层）具有可以被更改为表示"1"（当 自由层的磁化与固定层磁化反向平行时）或者"0"（当自由层的磁化与固定层磁化平行 时）的磁化方向。具有固定层、隧穿层和自由层的一种此类器件是磁性隧道结（MTJ)。MTJ 的电阻取决于自由层磁化和固定层磁化是彼此平行还是彼此反向平行。存储器器件（诸如 MRAM)是从可个体寻址的MTJ的阵列构造的。
[0027] STT-MRAM是一种类型的MRAM。STT-MRAM的自由层磁化可以由穿过MTJ的电流来 切换。由此，STT-MRAM与使用磁场的常规MRAM是有区别的。STT-MRAM针对速度、功率、密度 和成本是可调谐的。STT-MRAM可以被定制以作为对用于低级高速缓存的存储器的替换。此 外，STT-MRAM单元和宏可以用多个配置（例如，多层次）在单片管芯上制造，而不招致额外 的工艺步骤和花费。由此，期望利用STT-MRAM作为每个处理器核的多层次低级高速缓存。 应当注意，STT-MRAM不限于低级（L3)高速缓存，并且可以按需用于其他高速缓存层（例如， Ll 或 L2)。
[0028] 在多核处理器中，每个处理器核可以处理不同工作负载，并且因此，每个处理器核 可以指定不同类型的存储器。例如，一个处理器核可以指定为高性能而调谐的存储器，而第 二处理器核可以指定为低功率而调谐的存储器。在典型的多核处理器中，低级高速缓存是 相同的电路系统，并且并不为每个核而调谐。根据当前方面，可以为每个处理器核调谐（例 如，定制）多层次STT-MRAM高速缓存，以使得定制的多层次STT-MRAM高速缓存可以改进每 个处理器核的效率，并且由此交付出改进的芯片级功率性能。根据一些方面，每个多层次 STT-MRAM可以由至少两个处理