肖特基势垒二极管及其制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体地说，涉及一种肖特基势皇二极管及其制造方法。
【背景技术】
[0002]碳化硅(SiC)半导体材料是继第一代元素半导体材料(硅(Si))和第二代化合物半导体材料(砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)等)之后发展起来的第三代宽禁带半导体材料，它具有带隙宽、临界击穿电场高、热导率高、饱和电子漂移速率高、介电常数小、抗辐射能力强和化学稳定性好等优点，因此在高温、高频、光电子及抗辐射等方面具有巨大的应用潜能。
[0003]碳化娃材料的肖特基势皇二极管(Schottky Barrier D1de，简称SBD)是一种应用较广泛的二极管，通常包括从下至上叠层设置的欧姆接触电极、N型碳化硅衬底、低掺杂N型外延、肖特基接触电极，在低掺杂N型外延中形成有多个箱型结构的P型高掺杂区。但是，现有的肖特基势皇二极管的开启电压较高，一般在1.0V以上，使肖特基势皇二极管的导通电阻增大，因而增加了通态损耗，限制了肖特基势皇二极管的应用范围。
[0004]因此，开启电压较高是肖特基势皇二极管需要解决的一个重要技术问题。
【发明内容】
[0005]本发明的目的在于提供一种肖特基势皇二极管，以解决现有的肖特基势皇二极管的开启电压较高的技术问题。
[0006]本发明提供一种肖特基势皇二极管，包括:
[0007]N型碳化硅衬底；
[0008]位于所述N型碳化娃衬底上的低掺杂N型外延层；
[0009]位于所述低掺杂N型外延层上的高掺杂N型外延层；
[0010]位于所述低掺杂N型外延层和所述高掺杂N型外延层中的P型高掺杂区；
[0011]位于所述高掺杂N型外延层上的肖特基接触电极；
[0012]位于所述N型碳化硅衬底下方的欧姆接触电极。
[0013]进一步，所述高掺杂N型外延层的厚度小于电子平均自由程。
[0014]优选的，所述高掺杂N型外延层的掺杂浓度为116原子/cm3量级至10 17原子/cm3量级。
[0015]优选的，所述P型高掺杂区的掺杂浓度为118原子/cm 3量级至10 19原子/cm 3量级。
[0016]本发明还提供一种肖特基势皇二极管的制造方法，包括:
[0017]在所述N型碳化娃衬底上形成低掺杂N型外延层；
[0018]在所述低掺杂N型外延层上形成高掺杂N型外延层；
[0019]在所述低掺杂N型外延层和所述高掺杂N型外延层中形成P型高掺杂区；
[0020]在所述高掺杂N型外延层上形成肖特基接触电极；
[0021]在所述N型碳化硅衬底下形成欧姆接触电极。
[0022]其中，在所述低掺杂N型外延层上形成高掺杂N型外延层，具体为:
[0023]通过外延生长工艺，在所述低掺杂N型外延层上形成高掺杂N型外延层。
[0024]或者为:
[0025]通过离子注入工艺，在所述低掺杂N型外延层上形成高掺杂N型外延层。
[0026]进一步，所述高掺杂N型外延层的厚度小于电子平均自由程。
[0027]优选的，所述高掺杂N型外延层的掺杂浓度为116原子/cm3量级至10 17原子/cm3量级。
[0028]优选的，所述P型高掺杂区的掺杂浓度为118原子/cm 3量级至10 19原子/cm 3量级。
[0029]本发明带来了以下有益效果:本发明提供的肖特基势皇二极管中，在肖特基接触电极与低掺杂N型外延层之间设置了高掺杂N型外延层，改善了肖特基接触电极与半导体之间的界面特性，降低了肖特基接触电极一侧势皇的高度，从而降低了肖特基势皇二极管的开启电压，优化了肖特基势皇二极管的开关特性。
[0030]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0031]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍:
[0032]图1是本发明实施例提供的肖特基势皇二极管的结构示意图；
[0033]图2是本发明实施例提供的肖特基势皇二极管中掺杂浓度的示意图；
[0034]图3是本发明实施例提供的肖特基势皇二极管的势皇高度的示意图；
[0035]图4a至图4g是本发明实施例提供的肖特基势皇二极管的制造过程的示意图。
【具体实施方式】
[0036]以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
[0037]如图1所示，本发明实施例提供的肖特基势皇二极管，包括:
[0038]本发明提供一种肖特基势皇二极管，包括:
[0039]N型碳化硅衬底1，其厚度通常可以为几百微米，由碳化硅和掺杂在其中的非金属杂质组成，掺杂浓度为118至10 19原子/Cm 3量级。
[0040]位于N型碳化娃衬底I上的低掺杂N型外延层2。低掺杂N型外延层2的厚度通常可以为几微米至几十微米，由碳化硅和掺杂在其中的杂质组成，掺杂浓度为115原子/cm3量级至10 16原子/cm 3量级。
[0041]位于低掺杂N型外延层2上的高掺杂N型外延层3。高掺杂N型外延层3由碳化硅和掺杂在其中的杂质组成，其掺杂浓度应当高于低掺杂N型外延层2 —个数量级以上，高掺杂N型外延层3的掺杂浓度优选为116原子/cm 3量级至10 17原子/cm 3量级。
[0042]位于低掺杂N型外延层2和高掺杂N型外延层3中的多个箱型结构的P型高掺杂区4。P型高掺杂区4的深度小于I微米，大于高掺杂N型外延3，且P型高掺杂区4的顶端与高掺杂N型外延层3的顶端齐平，底端位于低掺杂N型外延层2中。P型高掺杂区4的由碳化硅和掺杂在其中的杂质组成，掺杂浓度优选为118原子/cm3量级至10 19原子/cm3量级。
[0043]位于高掺杂N型外延层3上的肖特基接触电极5，以及位于N型碳化硅衬底2之下的欧姆接触电极6。
[0044]本发明实施例提供的肖特基势皇二极管中，在肖特基接触电极5与低掺杂N型外延层2之间设置了高掺杂N型外延层3，如图2所示，图2中纵轴表示肖特基接触电极5与高掺杂N型外延层3的接触面，纵轴左侧为肖特基接触电极5，纵轴右侧为高掺杂N型外延层3和低掺杂N型外延层2。纵轴的数值表示掺杂浓度，横轴的数值表示肖特基势皇二极管内与接触面之间的距离，横轴上的Ο-a段对应高掺杂N型外延层3的厚度，a点右侧的部分对应低掺杂N型外延层2。从图2中可以看出，高掺杂N型外延层3内的掺杂浓度n2约为低掺杂N型外延2内掺杂浓度nl的一个数量级以上。
[0045]通过设置高掺杂N型外延层3，能够改善肖特基接触电极5与半导体之间的界面特性，降低了肖特基接触电极5 —侧势皇的高度，如图3所示，图2中纵轴表示肖特基接触电极5与高掺杂N型外延层3的接触面，纵轴左侧为肖特基接触电极5，纵轴右侧为高掺杂N型外延层3和低掺杂N型外延层2。纵轴的数值表示势皇高