晶体管及其形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方法。
【背景技术】
[0002]晶体管是半导体制造中的最基本元件，其广泛适用于各种集成电路中。晶体管一般为对称结构，主要包括:位于半导体衬底表面的栅极结构、位于栅极结构两侧的半导体衬底内的源极和漏极。其中源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为N型掺杂和P型掺杂。
[0003]随着半导体技术的不断发展，集成电路集成化程度越来越高，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，半导体元件的尺寸也随之减小。然而器件尺寸的不断减小会导致器件的性能也受到很大的影响。例如，当沟道的长度缩小到一定程度，晶体管开始表现出短沟道效应，例如:载流子迁移率下降、阈值电压增大以及漏极感应势垒下降(DIBL)等问题。由于晶体管的源极和漏极内的掺杂离子容易向沟道区域内进行横向扩散，导致晶体管的横向击穿电压减小，漏极感应势垒下降等问题也愈发显著。并且随着晶体管尺寸越小，上述问题越显著。
[0004]因此,现有技术形成的晶体管的性能有待进一步的提闻。
【发明内容】
[0005]本发明解决的问题是提供一种晶体管及其形成方法，提高形成的晶体管的性能。
[0006]为解决上述问题，本发明提供一种晶体管的形成方法，包括:提供半导体衬底；在所述半导体衬底上形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽；在任一凹槽靠近栅极结构一侧的侧壁形成防击穿层；在所述凹槽内形成源漏极。
[0007]可选的，还包括:在形成所述防击穿层的同时，形成辅助防击穿层；其中所述辅助防击穿层与防击穿层分别位于相对的凹槽内且所述辅助防击穿层位于凹槽远离栅极结构一侧的侧壁。
[0008]可选的，形成所述防击穿层的方法包括:对所述凹槽侧壁进行防击穿离子注入，形成离子注入层；对所述离子注入层进行烘焙处理，形成防击穿层。
[0009]可选的，所述防击穿层内的防击穿离子与半导体衬底材料的原子的摩尔比为
0.01?0.05,所述防击穿层的厚度为2nm?50nm。
[0010]可选的，所述防击穿离子包括碳离子、氮离子、氟离子或锗离子。
[0011]可选的，所述碳离子的注入能量为0.5keV?1keV,剂量为lel4atom/cm2?lel5atom/cm2,注入角度为 15° ?45°。
[0012]可选的，所述烘焙处理采用炉管退火或尖峰退火工艺，所述炉管退火的温度为800°C?900°C，时间为1min?30min，所述尖峰退火的温度为950°C?1100°C，时间为5s ?30so ο
[0013]可选的，还包括在进行防击穿离子注入之后，进行N等离子体注入，注入深度为5nm?50nm,注入浓度为lel9atom/cm3?le20atom/cm3,能量为IkeV?12keV,注入角度为15。?45°。
[0014]可选的，所述凹槽的剖面为U型、倒梯形或Σ形。
[0015]可选的，所述半导体衬底为绝缘体上硅衬底，包括底层硅层、位于底层硅层表面的绝缘层、位于绝缘层表面的顶层硅层。
[0016]可选的，所述凹槽的底部位于绝缘层表面。
[0017]可选的，所述源漏极的形成方法包括:形成填充满所述凹槽的应力层，对所述应力层进行掺杂离子注入。
[0018]可选的，所述应力层的材料为SiGe、SiSn或SiC。
[0019]可选的，采用选择性外延工艺形成所述应力层。
[0020]可选的，所述应力层的材料为SiGe时，所述选择性外延工艺的温度为600°C?800°C，所述应力层中Ge与Si的摩尔比为0.1?0.45。
[0021]可选的，所述应力层的材料为S i C时，所述选择性外延工艺的温度为68(TC?800°C，所述应力层中C与Si的摩尔比为0.01?0.05。
[0022]可选的，所述栅极结构包括:位于半导体衬底表面的栅介质层和位于栅介质层表面的栅极。
[0023]可选的，所述栅极结构还包括位于栅介质层和栅极侧壁表面的侧墙。
[0024]为解决上述问题，本发明还提供一种采用上述方法形成的晶体管，包括:半导体衬底；位于所述半导体衬底上的栅极结构；位于所述栅极结构两侧的半导体衬底内的凹槽；位于任一凹槽靠近栅极结构一侧的侧壁的防击穿层；位于所述凹槽内的源漏极。
[0025]可选的，所述防击穿层内具有防击穿离子，所述防击穿离子包括碳离子、氮离子、氟离子或锗离子，所述防击穿离子与半导体衬底材料的原子的摩尔比为0.01?0.05。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]本发明的晶体管的形成方法中，首先在半导体衬底表面形成栅极结构，然后在栅极结构两侧的半导体衬底内形成凹槽，再在任一凹槽的靠近栅极结构一侧的侧壁内形成防击穿层，然后再在所述凹槽内形成源漏极。所述防击穿层具有较高的击穿电压，能够提高晶体管的源极和漏极之间的横向击穿电压，从而提高晶体管的性能。
[0028]进一步的，所述防击穿层的形成方法包括:对所述凹槽侧壁进行防击穿离子注入，形成离子注入层；对所述离子注入层进行烘焙处理，形成防击穿层。通过控制防击穿离子注入的注入参数，能够调整所述防击穿层的掺杂浓度以及深度，从而调整所述防击穿层的击穿电压。
【附图说明】
[0029]图1至图5、图10、图11是本发明的实施例的晶体管的形成过程的结构示意图；
[0030]图6至图9为相同尺寸的Si与4H_SiC的电学特性的对比图。
【具体实施方式】
[0031]如【背景技术】中所述，现有技术形成的晶体管的性能有待进一步的提高。
[0032]由于晶体管的源极漏极内的掺杂离子的横向扩散，容易导致晶体管的击穿电压下降，漏极感应势垒下降等问题，影响晶体管的性能。
[0033]本发明的实施例中，在栅极结构两侧的半导体衬底内形成凹槽，然后在任一凹槽靠近栅极结构一侧的侧壁内形成防击穿层，然后再在所述凹槽内形成源漏极，从而使得所述防击穿层位于晶体管的沟道区域与沟道区域一侧的源漏极之间，提高晶体管的击穿电压，从而提闻晶体管的性能。
[0034]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0035]请参考图1，提供半导体衬底100。
[0036]所述半导体衬底100为硅衬底、硅锗衬底、绝缘体上硅衬底其中的一种。在本实施例中，所述半导体衬底100为硅衬底。本领域的技术人员可以根据待形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应过分限制本发明的保护范围。
[0037]本实施例中，所述半导体衬底100为绝缘体上硅衬底，包括底层硅层101、位于底层石圭层101表面的绝缘层102和位于绝缘层102表面的顶层娃层103。
[0038]请参考图2，在所述半导体衬底100上形成栅极结构，所述栅极结构包括:位于部分半导体衬底100表面的栅介质层201和位于所述栅介质层201表面的栅极202。
[0039]所述栅介质层201的材料为氧化硅或高K介质材料，例如氧化铪、氧化锆等，所述栅极202的材料为多晶硅、掺杂的多晶硅或金属等材料。
[0040]形成所述栅极结构的方法包括:在所述半导体衬底100上依次形成栅介质材料层和位于栅介质材料层表面的栅极材料层；在所述栅极材料层表面形成图形化掩膜层，所述图形化掩膜层具有开口，所述开口暴露出部分栅极材料层的表面，限定栅极结构的尺寸和位置；沿所述开口刻蚀栅极材料层和栅介质材料层，形成栅极结构，所述栅极结构包括栅介质层201和栅极202。
[0041]本实施例中，所述栅极结构还包括位于栅介质层201和栅极202侧壁表面的侧墙203。所述侧墙203的材料可以是氧化硅和氮化硅，可以在后续工艺中保护所述栅极202和栅介质层201。
[0042]请参考图3，在所述栅极结构两侧的半导体衬底100内形成凹槽301。
[0043]所述凹槽301的剖面可以是U型、倒梯形或Σ形等不同的形状，本实施例中，所述凹槽301的剖面形状为倒梯形。
[0044]可以采用干法刻蚀工艺形成所述凹槽301，具体的，所述干法刻蚀工艺采用的刻蚀气体包括Cl2、CCl2F2, HBr或HCl等含卤素元素的气体。本实施例中，采用HBr和Cl2的混合气体作为刻蚀气体，O2作为缓冲气体，其中HBr的流量为50sccm?lOOOsccm，Cl2的流量为50sccm?lOOOsccm, O2的流量为5sccm?20sccm,压强