碳化硅场效晶体管的制作方法
【技术领域】
[0001]本发明涉及一种半导体组件，尤指一种碳化硅场效晶体管。
【背景技术】
[0002]半导体功率组件在特性上要求在设计的耐压(breakdown voltage)方面应具备尽量小的导通电阻、低反向漏电流、以及较快的开关速度，以减少操作时的导通损耗(conduct1n loss)及切换损耗(switching loss)。而碳化娃(silicon carbide，SiC)由于具有宽能隙(bandgap，Eg = 3.26eV)、高临界崩溃电场强度(2.2MV/cm)及高热导系数(4.9ff/cm-K)等特性，被认为是功率开关组件的较好材料，使得许多相关人员都致力于碳化硅功率组件的研究。
[0003]例如在美国发明专利公开第US 20130161736号中，即公开一种沟槽式金氧半导体晶体管组件及其制造方法，其中该沟槽式金氧半导体晶体管组件包括第一型基材、第一型漂移区、第二型深沟槽掺杂区、第二型磊晶区(外延区)、沟槽式栅极、栅极绝缘层、源极区、漏极电极以及源极电极。该第一型漂移区中具有至少一个深沟槽，且该第二型深沟槽掺杂区位于该深沟槽内。该沟槽式栅极贯穿该第二型磊晶区，且该沟槽式栅极的底部与该第二型深沟槽掺杂区的底部之间的距离为0.5?3微米。据此，当该沟槽式金氧半导体晶体管组件在反向耐压操作时，可有效分散电力线分布，进而提高组件的可靠度。
[0004]然而，上述的该沟槽式金氧半导体晶体管组件，由于该第二型深沟槽掺杂区的掺杂深度必需受限于离子注入(离子布植)的能量以及硬式屏蔽层的厚度。一般而言，具有大能量而能够一次注入超过2 μπι的深度的离子注入设备并不常见，使得该沟槽式金氧半导体晶体管组件的发展以及耐压的能力仍然有改善的空间。
【发明内容】
[0005]本发明的主要目的，在于解决已知的沟槽式金氧半导体晶体管组件，为了有效分散电力线以降低栅极的底部与转角处的电场，设置有深沟槽掺杂区，但是该深沟槽掺杂区的掺杂深度却受限于离子注入的能量以及硬式屏蔽层的厚度的问题。
[0006]为了达到上述目的，本发明提供一种碳化硅场效晶体管，包括碳化硅基板、η型漂移层、P型磊晶层(外延层)、源极区域、沟槽式栅极(闸极)、至少一个P型掺杂区域、源极、介电层以及漏极(汲极)。
[0007]该η型漂移层设置于该碳化硅基板上；该P型磊晶层设置于该η型漂移层上；该源极区域形成于该P型磊晶层并远离该η型漂移层；该沟槽式栅极贯穿该P型磊晶层而延伸至该η型漂移层；该P型掺杂区域形成于该η型漂移层而相邻于该沟槽式栅极的一侧边；该源极覆盖该源极区域与该沟槽式栅极；该介电层设置于该沟槽式栅极与该源极之间；而该漏极设置于该碳化硅基板而远离该η型漂移层。
[0008]其中，该P型掺杂区域包含与该P型磊晶层接触的第一掺杂区块以及多个从该第一掺杂区块朝向该碳化硅基板而间隔排列的第二掺杂区块。
[0009]这样，本发明通过在该η型漂移层内设置从该第一掺杂区块朝向该碳化硅基板而间隔排列的该第二掺杂区块，由于该第二掺杂区块的厚度不需超过2 μπι，不仅避免受限于离子注入的能量以及硬式屏蔽层的厚度的问题，也能有效分散电力线以降低该沟槽式栅极的底部与转角处的电场，提高该碳化硅场效晶体管的可靠度。
【附图说明】
[0010]图1为本发明第一实施例的结构示意图。
[0011]图2为本发明第二实施例的结构示意图。
【具体实施方式】
[0012]有关本发明的详细说明及技术内容，现就结合【附图说明】如下:
[0013]请参照图1所示，为本发明第一实施例的结构示意图，本发明提供一种碳化硅场效晶体管，包括碳化硅基板10、η型漂移层20、ρ型磊晶层30、源极区域40、沟槽式栅极50、至少一 P型掺杂区域60、源极70、介电层80以及漏极90。
[0014]该碳化硅基板10在此可通过将碳化硅结晶切割为特定的厚度而得到，也可使用市售的碳化硅基板10，也可将碳化硅结晶生长于任一基板上而得到，只要具有由碳化硅结晶而成的表面的基板，并不加以特别限制，该碳化硅基板10具有η型重掺杂，掺杂浓度为介于lE18cm3至5E19cm 3之间，并具有顶面11以及相对远离该顶面11的底面12。
[0015]该η型漂移层20设置于该碳化硅基板10上，而位于该顶面11，在此为使用磊晶技术成长而成，其掺杂材质可为氮或磷，掺杂浓度为介于lE15cm3至lE19cm 3之间，该η型漂移层20包括第一嘉晶层21以及多个第一■嘉晶层22，该第一嘉晶层21远尚该碳化娃基板10，具有第一上表面211，该第二磊晶层22位于该第一磊晶层21与该碳化硅基板10之间而层叠，并各自具有第二上表面221。该P型磊晶层30设置于该η型漂移层20上，而与该第一磊晶层21接触，其掺杂材质可为铝或硼，而掺杂浓度为介于IEiecm3至lE19cm 3之间。
[0016]该沟槽式栅极50贯穿该P型磊晶层30而延伸至该η型漂移层20内，包括栅电极51以及栅极绝缘层52，该栅电极51可使用复晶材料制成，例如为多晶硅(Poly-Silicon)，该栅极绝缘层52则设置于该栅电极51与该P型磊晶层30及该η型漂移层20之间，使该栅电极51与该P型磊晶层30及该η型漂移层20之间间隔而电性绝缘。
[0017]该源极区域40形成于该P型磊晶层30远离该η型漂移层20的一侧，包括第一源极区41以及第二源极区42，该第一源极区41与该第二源极区42为相邻设置，可采用离子注入的方式形成，在本实施例中，该第一源极区41为η型重掺杂，该第二源极区42为P型重掺杂，该沟槽式栅极50于贯穿该P型磊晶层30时，同时穿过该第一源极区41。
[0018]该源极70覆盖该源极区域40与该沟槽式栅极50，该漏极90设置于该碳化硅基板10远离该η型漂移层20的一侧，而位于该底面12，该源极70与该漏极90各自可包含欧姆接触层以及用以电连接的金属层，该欧姆接触层的材质例如可为镍、钛等可形成欧姆接触的材质，该金属层的材质则可为铜、铝、金等金属。而该介电层80设置于该沟槽式栅极50与该源极70之间，以使该源极70与该沟槽式栅极50之间电性绝缘。
[0019]至于该P型掺杂区域60，为形成于该η型漂移层20内而相邻于该沟槽式栅极50的一侧边，重要的是，该P型掺杂区域60包含第一掺杂区块61以及多个第二掺杂区块62，该第一掺杂区块61为对应设置于该第一磊晶层21内而与该P型磊晶层30接触，可在该第一磊晶层21磊晶成长后，以离子注入的方式形成，使该第一掺杂区块61为从该第一上表面211朝下延伸分布；而该第二掺杂区块62为从该第一掺杂区块61朝向该碳化硅基板10而间隔排列，而各自单一对应设置于该第二磊晶层22内，可在各个该第二磊晶