存储系统及其操作方法
【专利说明】存储系统及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年12月19日提交的申请号为10_2014_0184826的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
[0003]本发明的各种实施例涉及一种半导体设计技术，更特别地，涉及一种包括非易失性存储器件的存储系统。
【背景技术】
[0004]数据储存系统中包括的半导体存储器件一般分为易失性存储器件和非易失性存储器件。
[0005]易失性存储器件可以高速地执行写入操作和读取操作，但在没有电源时其储存的数据丢失。另一方面，即使没有电源，在非易失性存储器件中仍保留储存的数据。然而，写入和读取速度比较低。因此，为了保留储存的数据而不管是否有恒定的电源，使用非易失性存储器件。只读存储器(R0M)、掩蔽型只读存储器(MROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)以及铁电随机存取存储器(FRAM)是非易失性存储器件的例子。此外，闪速存储器可以分类为NOR(或非)型和NAND (与非)型。
[0006]闪速存储器在可以自由地执行编程和擦除操作方面具有随机存取存储器的优点，同时在即使没有电源时仍可以保留储存的数据方面具有只读存储器的优点。闪速存储器被广泛地用作诸如数字相机、个人数字助手(PDA)和MP3播放器的便携式电子装置的储存媒介。
[0007]因此，在数据储存系统中的数据可靠性被认为是重要的问题。
【发明内容】
[0008]本发明的各种实施例针对在顺序读取操作中提供可靠的预期读取操作的存储系统。
[0009]在一个实施例中，存储系统可以包括:多个存储芯片，每个包括存储区和页缓冲器；地址表，适用于储存用于映射物理地址和逻辑地址的映射信息，所述物理地址用于以物理页为单位来识别多个相应的存储芯片的存储区，所述逻辑地址用于以逻辑页为单位来识别多个相应的存储芯片的存储区；目标表，适用于储存通过地址表而从顺序逻辑地址转换来的顺序物理地址；选择输出块，适用于基于顺序物理地址来根据预设次序而以页为单位选择存储芯片的存储区作为现选(under select1n)页，以及将存储芯片之中的与现选页相对应的现选存储芯片的页缓冲器中所储存的数据输出；以及预期读取块，适用于:在现选存储芯片的页缓冲器中所储存的数据被输出的同时，读取在期选(se I ect 1n-expected)页中所储存的数据以储存在存储芯片之中的与期选页相对应的期选芯片的页缓冲器中，所述期选页是即将在选择输出块中将根据预设次序而次于现选页以被选择的页。
[0010]当在相应的存储芯片中执行数据输入操作、擦除操作或错误恢复操作时，地址表可以更新映射信息。
[0011]可以从地址表中所储存的逻辑地址中搜索顺序逻辑地址，而目标表将映射到搜索的逻辑地址的物理地址储存为顺序物理地址。
[0012]目标表可以基于以预设次序施加的顺序逻辑地址来以预设次序储存顺序物理地址。
[0013]在选择输出块中使用从根据预设次序而先输入的顺序逻辑地址搜索并转换来的顺序物理地址的同时，可以在地址表中搜索根据预设次序而后输入的顺序逻辑地址并将其转换成顺序物理地址。
[0014]每当执行选择操作时，选择输出块可以使用目标表中所储存的顺序物理地址来以预设次序逐个选择存储芯片之中的任意一个存储芯片的一页作为一个现选页，以及当选择操作被连续执行第一循环次数时存储芯片被分别选择一次，以及选择输出块可以对应于预设次序而将所述选择操作连续执行预设次数，以及当预设次数大于第一循环次数时，根据预设次序而相应的存储芯片被重复选择至少一次。
[0015]每当执行选择操作时，选择输出块使用至少两个储存在目标表中的顺序物理地址来以预设次序使来自存储芯片之中的至少两个存储芯片中的每个存储芯片的至少两个页成组以及选择成组的页为现选页，以及当选择操作被连续执行第二循环次数、以及选择输出块对应于预设次序而将所述选择操作连续执行预设次数时，存储芯片被分别选择一次，而当预设次数大于第二循环次数时，可以根据预设次序而相应的存储芯片被重复选中至少一次。
[0016]当通过使用根据预设次序而与第一次序相对应的顺序物理地址来选择现选页时，选择输出块可以读取现选页中所储存的数据以储存在现选存储芯片的页缓冲器中，以及可以将现选存储芯片的页缓冲器中所储存的数据输出。
[0017]预期读取块可以包括:预期地址选择单元，适用于在根据预设次序而储存的顺序物理地址之中选择与次于选择输出块中正在使用的顺序物理地址的次序相对应的顺序物理地址为预期物理地址；以及读取操作单元，适用于读取由预期物理地址指定的期选页中所储存的数据以储存在期选存储芯片的页缓冲器中。
[0018]预期地址选择单元可以将预期物理地址的值与根据预设次序而储存在目标表中的顺序物理地址之中的与选择输出块中正在使用的顺序物理地址之前的次序相对应的所有顺序物理地址的值相比较，而确定是否出现重叠。
[0019]当确定预期物理地址和顺序物理地址的值是重叠的时，读取操作单元可以将期选存储芯片的页缓冲器中所储存的数据保留而不读取由预期物理地址指定的期选页中所储存的数据。
[0020]当在地址表中更新映射信息时，不管预期地址选择单元的确定结果是什么，读取操作单元都可以将在由预期物理地址指定的期选页中所储存的数据读取以储存在期选存储芯片的页缓冲器中。
[0021]在一个实施例中，用于操作包括多个存储芯片以及地址表的存储系统的方法，每个存储芯片具有存储区和页缓冲器，所述地址表储存用于映射物理地址和逻辑地址的映射信息，所述物理地址和逻辑地址用于以物理页为单位和以逻辑页为单位来识别多个相应的存储芯片的存储区，所述方法包括:将通过地址表而被映射作为顺序物理地址的顺序物理地址储存在目标表中；基于顺序物理地址来根据预设次序而以页为单位选择存储芯片的存储区为现选页；将在存储芯片之中的与现选页相对应的现选存储芯片的页缓冲器中所储存的数据输出；以及在数据的输出期间，读取期选页中所储存的数据以储存在存储芯片之中的与期选页相对应的期选存储芯片的页缓冲器中，其中所述期选页是即将在存储区的选择中根据预设次序而次于现选页以被选择的页。
[0022]当在相应的存储芯片中执行数据输入操作、擦除操作或错误恢复操作时，地址表可以更新映射信息。
[0023]储存顺序物理地址可以包括:根据预设次序而在地址表中所储存的逻辑地址之中的搜索顺序逻辑地址；以及根据预设次序而将映射到搜索的逻辑地址的物理地址储存作为顺序物理地址。
[0024]在存储区的选择中使用从根据预设次序而先输入的顺序逻辑地址搜索并转换来的顺序物理地址的同时，可以在地址表中搜索根据预设次序而后输入的顺序逻辑地址并将其转换成顺序物理地址。
[0025]当通过使用根据预设次序而与第一次序相对应的顺序物理地址来选中现选页时，在数据的输出中，可以读取现选页中所储存的数据并储存在现选存储芯片的页缓冲器中，以及输出在现选存储芯片的页缓冲器中所储存的数据。
[0026]读取数据可以包括:从根据预设次序而储存在目标表中的顺序物理地址之中选择根据次于在存储芯片的存储区的选择中正在使用的顺序物理地址的次序的顺序物理地址作为预期物理地址；以及预期地读取由预期物理地址指定的期选页中所储存的数据以储存在期选存储芯片的页缓冲器中。
[0027]在顺序物理地址的选择中，可以将预期物理地址的值与根据预设次序而储存在目标表中的顺序物理地址之中的与在存储芯片的存储区的选择中正在使用的顺序物理地址之前的次序相对应的所有顺序物理地址的值相比较以确定是否出现重叠。
[0028]预期地读取可以包括:当确定预期物理地址和顺序物理地址的值重叠时，将期选存储芯片的页缓冲器中所储存的数据保留而不读取由预期物理地址指定的期选页中所储存的数据；当确定预期物理地址和顺序物理地址的值不重叠时，读取由预期物理地址指定的期选页中所储存的数据以储存在选择预期存储芯片的页缓冲器中；以及当在地址表中更新映射信息时，不管确定结果是什么，都将由预期物理地址指定的期选页中所储存的数据读取以储存在期选存储芯片的页缓冲器中。
【附图说明】
[0029]图1是图示包括存储系统的数据处理系统的框图。
[0030]图2是图1所示的存储系统中的存储器件的细节图。
[0031]图3是包括图2中所示的存储块的存储器件的细节图。
[0032]图4是用于描述存储系统的顺序读取操作的图。
[0033]图5是图示根据一个实施例的存储系统的框图。
[0034]图6A和6B是用来描述图5中所示的存储系统的顺序读取操作的图。
【具体实施方式】
[0035]下面将参照附图对各种实施例进行更详细的描述。然而，本公开可以以各种形式实现，而不应解释为局限于此处列出的实施例。确切地说，提供这些实施例以使得本公开彻底且完整，且完整地将本公开的范围传递给本领域的技术人员。贯穿公开中，贯穿本公开的各种附图及实施例中，相同的附图标记表示相同的部分。
[0036]还需要注意的是，在本说明书中，“连接/耦接”不仅指一个部件直接耦接到另一个部件，还指一个部件通过中间部件间接地耦接到另一个部件。此外，只要不是特别提及，则单数形式包括复数形式。
[0037]图1是图示包括存储系统的数据处理系统100的框图。
[0038]参见图1，数据处理系统100可以包括主机102和存储系统110。
[0039]例如，主机102包括诸如移动电话、MP3播放器和手提电脑的便携式电子设备或者诸如台式电脑、游戏机、TV和投影仪的电子设备。
[0040]存储系统110响应于来自主机102的请求而操作，特别地，储存要由主机102访问的数据。换言之，存储系统110可以用作主机102的主存储器或辅助存储器。存储系统110可以根据主机接口与主机102电耦接的协议来作为各种储存设备中的任意一种而实现。例如，存储系统110可以作为诸如固态驱动(SSD)、MMC形式的多媒体卡、嵌入式MMC(eMMC)、小尺寸MMC(RS-MMC)和微型MMC、SD形式的安全数字卡、迷你SD和微型SD、通用串行总线(USB)储存设备、通用闪速储存(UFS)设备、紧凑型闪速存储(CF)卡、智能媒体卡、记忆棒等各种储存设备中的任意一种而实现。
[0041]形成存储系统110的储存器件可以作为诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器件或诸如只读存储器(R0M)、掩蔽型ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁型RAM(MRAM)和电阻式RAM(RRAM)的非易失性存储器件而实现。
[0042]存储系统110包括存储器件150和控制器130。存储器件150储存要由主机102访问的数据，而控制器130控制存储器件150储存数据。
[0043]可以将控制器130和存储器件150集成到一个半导体器件中。例如，可以将控制器130和存储器件150集成到一个半导体器件中以形成SSD。当存储系统110被用作SSD时，可以显著提高与存储系统110电耦接的主机102的操作速度。
[0044]可以将控制器130和存储器件150集成到一个半导体器件中以形成存储卡。例如，控制器130和存储器件150可以集成到一个半导体器件中以形成诸如个人计算机存储卡国际协会(PCMCIA)卡、紧凑式闪速存储(CF)卡、SM和SMC形式的智能媒体卡、记忆棒、MMC形式的多媒体卡、RS-MMC和微型MMC、SD形式的安全数字卡、迷你SD、微型SD和SDHC以及通用闪速存储(UFS)设备的存储卡。
[0045]此外，存储系统110可以形成计算机、超移动PC(UMPC)、工作站、上网本、个人数字助手(PDA)、便携式计算机、网络板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑匣子、数字相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字录音机、数字音频播放器、数字图像记录仪、数字图像播放器、数字录像机、数字视频播放器、用于数据中心的储存器、能够在无线环境下传送及接收信息的设备、用于计算机网络的各种电子设备中的一种、用于远程信息处理网络的各种电子设备中的一种、RFID设备或用于计算系统的各种组件中的一种。
[0046]即使当电源阻断时，存储器件150仍可以保留其中所储存的数据、储存通过写入操作而由主机102提供的数据以及通过读取操作来将储存的数据提供给主机102。存储器件150可以包括多个存储块152、154和156。存储块152、154和156中的每个包括多个页。每个页包括多个存储单元，多个字线电耦接到所述多个存储单元。存储器件150可以是非易失性存储器件，例如闪速存储器。所述闪速存储器可以具有三维层叠结构。
[0047]存储系统110的控制器130响应于来自主机102的请求来控制存储器件150。例如，控制器130可以将从存储器件150读取的数据提供给主机102，以及将由主机102提供的数据储存在存储器件150中。出于此目的，控制器130控制存储器件150的操作，诸如读取、写入、编程以及擦除操作。
[0048]详细地，控制器130可以包括主机接口(I/F)单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU) 140、NAND (与非)闪速存储控制器(NFC) 142以及存储器144。控制器130还包括协议单元(未图