pet系统中减少timewalk的装置及方法
技术领域：
：1.本发明涉及pet探测系统的探测技术，尤其涉及一种pet系统中减少timewalk的装置及方法。
背景技术：
：：2.pet(positronemissiontomography)，中文为正电子发射断层扫描，是核医学发展的一项技术。pet检查时，病人被注射放射性药物，目前常用放射性药物为正电子18f标记的脱氧葡萄糖(即18f-fdg)。放射性药物随着人体代谢，分布整个人体。放射核素会产生β+衰变，释放正电子，在人体内短距离移动后与人体组织中带负电的自由电子相撞湮灭，释放出一对方向相反、能量均为511kev的γ光子。这一对γ光子被由闪烁晶体组成的探测器捕获，闪烁晶体被高能量的射线击中时，会发生电离和激发，在退激时发射出荧光。荧光经光电转换后，变成脉冲电信号，经过放大整形后，提取脉冲信号的时间和能量信息，再经符合电路挑选出同一时间发生的符合事件，对其进行数据处理后，送工作站进行图像重建，继而得到人体各部位横断面、冠状断面和矢状断面的影像。通过病变位对放射性核素标记的药物摄取能力的不同，显示病变部的新陈代谢异常的程度。3.飞行时间技术(timeofflight，tof)的运用，可提高pet的时间分辨率，从而使pet用更低的注射药量得到更好的图像质量。tof技术需要精准地测出γ光子到达探测器的时间。探测器捕获到的微弱信号经过放大后得到时间信号，时间信号的前沿很陡，通过甄别电路产生具有时间信息的脉冲前沿，之后通过tdc测量方波信号的到达时间，即γ光子到达探测器的时间。4.由于时间信号的幅度不固定和上升沿斜率不一样，用固定电平的甄别电路测量时间时伴随出现timewalk(时间游走)现象。如图1所示，事件1的时间信号和事件2的时间信号发生成在同一时刻，但两个事件因其能量不同而具有不同的上升沿斜率，用固定电平阈值甄别后，timewalk2比timewalk1大。为了减少timewalk的影响，一般做法，把比较器的阈值设置得非常低，但设置低了，会被噪声触发，对后续处理带来困难，所以阈值设置会高于噪声。但实际运用中，特别是sipm探测器，噪声比较大，比如暗电流带来的噪声，为减少噪声带的误触发，所以阈值设置得比较高，会带来比较大的timewalk。5.为此，如何减少时间甄别电路的timewalk，进而提高pet的时间分辨率，是pet系统需要解决的问题。技术实现要素：6.(一)要解决的技术问题7.鉴于现有技术的上述缺点、不足，本发明提供一种pet系统中减少timewalk的装置及方法，用以实现提高pet探测器的时间分辨率，进而提高pet图像分辨率。8.(二)技术方案9.为了达到上述目的，本发明采用的主要技术方案包括：10.第一方面，本发明实施例提供一种pet系统中减少timewalk的装置，其包括：11.高阈dac、低阈dac、高阈值比较器、低阈值比较器、延迟电路、逻辑与门和tdc；12.所述高阈dac的输出端连接高阈值比较器的第一输入端；13.所述低阈dac的输出端连接低阈值比较器的第一输入端，14.探测器输出端连接所述高阈值比较器的第二输入端和低阈值比较器的第二输入端；15.所述高阈值比较器的输出端连接所述逻辑与门的第一输入端；16.所述低阈值比较器的输出端经由延迟电路连接所述逻辑与门的第二输入端；17.所述逻辑与门的输出端输出时间脉冲信号至tdc；18.所述高阈值比较器的输出端输出数字选通信号，所述低阈值比较器的输出端输出数字脉冲信号；19.所述高阈dac的输出端输出高阈值电平信号，所述低阈dac的输出端输出低阈值电平信号。20.可选地，所述高阈值电平信号为比511kev的时间信号低的电平信号；21.所述低阈值电平信号覆盖噪声带的底部到高部的电压；22.延迟电路的延迟时间范围为8～16ns。23.可选地，延迟电路为单稳态触发器；24.所述单稳态触发器没有接收到高电平的脉冲信号时，保持稳态输出低电平的脉冲信号；25.所述单稳态触发器在接收到高电平的脉冲信号时，经过延迟时间后，从稳态翻转到暂态，输出高电平的脉冲信号；26.所述单稳态触发器在输出高电平的脉冲信号之后，自动返回到稳态。27.可选地，通过调整所述单稳态触发器的rc参数来调整延迟时间。28.可选地，延迟电路、逻辑与门和tdc集成在fpga中实现；所述延迟电路通过fpga的idelay配置成固定延迟模式；29.在fpga内部，采用查找表实现逻辑与门，即将逻辑与门的真值表写入ram，对第一输入端和第二输入端输入的信号，输入两个地址进行查表，找出地址对应的信息，然后输出。30.第二方面，本发明实施例还提供一种基于第一方面任一所述的pet系统中减少timewalk的装置的方法，其包括：31.高阈dac输出的高阈值电平信号和探测器输出的时间信号经过高阈值比较器输出数字选通信号；32.当探测器输出的时间信号的电压高于低阈dac输出的低阈值电平信号时，低阈值比较器输出数字脉冲信号至延迟电路，经由延迟电路延迟之后，进入到逻辑与门，经由逻辑与门对延迟的数字脉冲信号和逻辑选通信号相与，通过逻辑与门的延迟脉冲信号进入tdc进行时间测量，实现减少timewalk。33.可选地，当探测器输出的时间信号的电压高于高阈dac输出的高阈值电平信号时，所述高阈值比较器输出逻辑选通1信号；34.当探测器输出的时间信号的电压低于高阈dac输出的高阈值电平信号时，所述高阈值比较器输出逻辑选通0信号；35.逻辑与门接收到逻辑选通1信号，则让延迟的数字脉冲信号通过。36.第三方面，本发明实施例还提供一种pet系统，包括：输出时间信号的探测器，和上述第一方面任一所述的pet系统中减少timewalk的装置。37.(三)有益效果38.在本发明中，采用高低双阈值比较器，高阈值比较器输出选通信号使低阈值甄别器产生的信号通过，减少噪声的误触发，低阈值比较器的阈值可设置很低，减少timewalk，从而提高pet的时间分辨率。附图说明39.图1为现有技术中的两个事件对应能量展示的timewalk的示意图；40.图2为本发明一实施例提供的双阈值甄别方式的timewalk的示意图41.图3为本发明一实施例提供的减少timewalk的装置的示意图；42.图4为本发明一实施例的模拟集成电路和专用tdc芯片组成上述装置的示意图；43.图5为本发明另一实施例提供的基于fpga的减少timewalk的装置的示意图。具体实施方式44.为了更好的解释本发明，以便于理解，下面结合附图，通过具体实施方式，对本发明作详细描述。45.为更好的理解本发明实施例所示的方案，结合图2对本发明实施例的实现原理进行说明。如图2所示，采用双阈值甄别，低阈值电平信号的电压设置得非常低，使低阈值电平信号的高压位于噪声带的电压范围中，从而减少timewalk，高阈值电平信号的电压设置得比较高，通过高阈值甄别器产生的选通信号来使低阈值甄别器产生的信号通过，从而减少误触发。46.实施例一47.如图2至图5所示，本实施例提供一种pet系统中减少timewalk(时间游走)的装置，其包括：48.高阈dac、低阈dac、高阈值比较器、低阈值比较器、延迟电路、逻辑与门和tdc(timerdigitalconverter，时间数字转换器)；49.所述高阈dac的输出端连接高阈值比较器的第一输入端；所述高阈dac(数模转换器)用于输出高阈比较电压值的dac；50.所述低阈dac的输出端连接低阈值比较器的第一输入端，所述低阈dac用于输出高阈比较电压值的dac；51.探测器输出端连接所述高阈值比较器的第二输入端和低阈值比较器的第二输入端；52.所述高阈值比较器的输出端连接所述逻辑与门的第一输入端；53.所述低阈值比较器的输出端经由延迟电路连接所述逻辑与门的第二输入端；54.所述逻辑与门的输出端输出时间脉冲信号至tdc；55.所述高阈值比较器的输出端输出数字选通信号，所述低阈值比较器的输出端输出数字脉冲信号；56.所述高阈dac的输出端输出高阈值电平信号，所述低阈dac的输出端输出低阈值电平信号。57.在本实施例中，高阈值电平信号设置成比511kev事件的时间信号低的电压；低阈值电平信号设置范围为噪声带的底部到顶部的电压；延迟电路的延迟时间范围设置为8～16ns。58.可理解的是，探测器输出的时间信号分成两路同时进入高阈值比较器和低阈值比较器输入的一端。59.高阈dac输出的高阈值电平信号连接高阈值比较器输入的另一端。高阈dac的输出电平电压范围覆盖能量为300kev～600kev的时间信号的峰值电压。60.在pet系统调参时，为了看到康普顿散射曲线，高阈dac的输出电平一般设置在比511ke时间信号低的电平位置。在本实施例中，使用lyso晶体的探测器输出时间信号的上升沿时间为8～16ns，为了适配上升时间的动态范围为8ns，高阈值电平可设置成大于300kev的时间信号经过高阈值比较器输出的选通信号的宽度大于8ns。61.高阈值比较器输出的逻辑信号为数字选通信号。当时间信号的电压高于高阈值电平时，高阈值比较器输出逻辑1选通信号，反之输出逻辑0选通信号。高阈值比较器输出的数字选通信号连接到逻辑与门输入的一端。62.低阈dac输出的低阈值电平信号连接低阈值比较器输入的另一端。低阈dac的输出电平电压范围可覆盖噪声带的底部到高部的电压，为了更好减少timewalk，本实施方案把低阈值电平设置在噪声带中间靠上的位置。63.低阈值比较器输出的逻辑信号为数字脉冲信号。当时间信号的电压低于低阈值电平时，输出逻辑1信号，反之输出逻辑0信号。低阈值比较器输出的数字脉冲信号连接到延迟电路如单稳态触发器的输入一端。64.如图3所示，本实施例的延迟电路可为单稳态触发器；此时，可通过调整所述单稳态触发器的rc参数来调整延迟时间。65.所述单稳态触发器没有接收到高电平的脉冲信号时，保持稳态输出低电平的脉冲信号；所述单稳态触发器在接收到高电平的脉冲信号时，经过延迟时间后，从稳态翻转到暂态，输出高电平的脉冲信号；所述单稳态触发器在输出高电平的脉冲信号之后，自动返回到稳态。66.可理解的是，单稳态触发器，在没有高电平的脉冲信号输入时，保持稳态，即输出低电平；当有高电平的脉冲信号输入时，经过一定延迟后，从稳态翻转到暂态，即输出高电平；经过一段时间后，电路又会自动返回到稳态，即输出低电平。从稳态翻转到暂态的时间，即用于脉冲信号的延迟，可调整单稳态触发器内部的rc参数来决定延迟长短。67.在本实施中，使用lyso晶体的探测器输出时间信号的上升沿时间为8～16ns，即高阈值比较器输出的信号要比低阈值比较器输出的信号要晚8～16ns，低阈值比较器输出的信号需要延迟16ns，才能与高阈值比较器输出信号相与，所以单稳态触发器的延时设置为大于16ns。从暂态自动回到稳态的时间长短取决于单稳态触发器外部的rc参数，而与触发信号作用时间的长短无关，为了减少延迟脉冲信号的死时间，这个时间尽可能配置短些。68.单稳态触发器输出的延迟脉冲信号连接到逻辑与门输入的一端。69.逻辑与门，主要实现选通信号与延迟脉冲信号相与，有选通信号时，才让延迟脉冲信号通过，这样可减少噪声的触发。为了不损失脉冲信号的快速上升沿信息，可采用高速逻辑与门。70.逻辑与门输出的时间脉冲信号，进入tdc进行时间测量。时间脉冲信号的上升沿表示时间信息，tdc测量上升沿的到达时间，作为探测器接到到γ光子的时间。71.在图3中是以模拟集成电路和专用tdc芯片的组合方式实现本实施例的装置，除专用tdc芯片之外，其他的都设置在模拟集成电路中。72.另外，如图4所示，本实施例中，延迟电路、逻辑与门和tdc集成在fpga中实现；所述延迟电路通过fpga的idelay配置成固定延迟模式；73.在fpga内部，采用查找表实现逻辑与门，即将逻辑与门的描述(其为真值表)写入ram，对第一输入端和第二输入端输入的信号，输入两个地址进行查表，找出地址对应的信息，然后输出。74.也就是说，可以模拟集成电路和xilinx的fpga实现为例，如图5所示。与实施例一不同的是，延迟电路、逻辑与和tdc都在fpga内部实现。75.延迟电路，在fpga内部，可用idelay精准延迟需要的时间。在本实施中，fpga采用spartan-6，idelay配置成固定延迟模式(idelay_type＝fixed)，tap数配置成150，实现10ns的延迟。76.逻辑与，在fpga内部，可用查找表(look-up-table)实现。lut本质上就是一个ram。事先逻辑与的描述写入ram，这样两输入的信号，等于输入两个地址进行查表，找出地址对应的内容，然后输出。77.另外，在其他实施例中，还可将上述装置全部集成在asic芯片内实现，本实施例不对其限定，根据实际需要选择。78.本实施例的装置集成在电路和芯片中均可实现减少timewalk和提高pet的时间分率。79.另外，本发明实施例还提供一种基于pet系统中减少timewalk的装置的方法，其包括：80.高阈dac输出的高阈值电平信号和探测器输出的时间信号经过高阈值比较器输出数字选通信号；81.当探测器输出的时间信号的电压高于低阈dac输出的低阈值电平信号时，低阈值比较器输出数字脉冲信号至延迟电路，经由延迟电路延迟之后，进入到逻辑与门，经由逻辑与门对延迟的数字脉冲信号和逻辑选通信号相与，通过逻辑与门的延迟脉冲信号进入tdc进行时间测量，实现减少timewalk。82.具体地，当探测器输出的时间信号的电压高于高阈dac输出的高阈值电平信号时，所述高阈值比较器输出逻辑选通1信号；83.当探测器输出的时间信号的电压低于高阈dac输出的高阈值电平信号时，所述高阈值比较器输出逻辑选通0信号；84.逻辑与门接收到逻辑选通1信号，则让延迟的数字脉冲信号通过。85.再一方面，本发明实施例还提供一种pet系统，包括：输出时间信号的探测器，和上述第一方面任一所述的pet系统中减少timewalk的装置。86.此外，需要说明的是，在本说明书的描述中，术语“一个实施例”、“一些实施例”、“实施例”、“示例”、“具体示例”或“一些示例”等的描述，是指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。87.尽管已描述了本发明的优选实施例，但本领域的技术人员在得知了基本创造性概念后，则可对这些实施例作出另外的变更和修改。所以，权利要求应该解释为包括优选实施例以及落入本发明范围的所有变更和修改。88.显然，本领域的技术人员可以对本发明进行各种修改和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也应该包含这些修改和变型在内。当前第1页12当前第1页12