栅极驱动电路和显示装置的制作方法

本发明涉及一种栅极驱动电路和显示装置，且特别是一种可提升驱动效能和减少功率消耗的栅极驱动电路和显示装置。

背景技术：

平面显示装置，例如液晶显示装置或有机发光二极管(organic light-emitting diode；OLED)显示装置等，通常具有包括多级移位寄存器的栅极驱动器，以用于控制显示装置中每个像素在同一时间点所显示的灰阶。然而，对于高清显示装置和超高清显示装置而言，栅极驱动器负责驱动的像素增加，造成栅极驱动器内时钟信号线的电阻电容负载(RC loading)过大，导致产生过多的功率消耗，同时也会有驱动能力不佳的问题，而导致显示品质的降低。

技术实现要素：

本发明的目的在于提供一种栅极驱动电路和显示装置，其可降低栅极驱动器内时钟信号线的电阻电容负载，进而提升驱动能力和降低延迟问题及功率消耗等。

依据本发明的上述目的，提出一种栅极驱动电路，其包括第1至第8时钟信号线和第一级至第N级第一移位寄存器。第1至第8时钟信号线分别用以提供第1至第8时钟信号。所述多级第一移位寄存器的第i级第一移位寄存器耦接至第1至第8时钟信号线中的一个时钟信号线。第i级第一移位寄存器接收第1至第8时钟信号的中的一个时钟信号、第一输入信号和第二输入信号且输出第i级第一输出信号。其中，N为大于或等于9的正整数，并且i为 选自1至N中的任一正整数。

依据本发明的一实施例，当i为1至4中的任一正整数时，上述第一输入信号为起始信号，以及上述第二输入信号为第(i+4)级第一移位寄存器输出的第(i+4)级第一输出信号。当i为5至(N-4)中的任一正整数时，上述第一输入信号为第(i-4)级第一移位寄存器输出的第(i-4)级第一输出信号，且上述第二输入信号为第(i+4)级第一移位寄存器输出的第(i+4)级第一输出信号。当i为(N-3)至N中的任一正整数时，上述第一输入信号为第(i-4)级第一移位寄存器输出的第(i-4)级第一输出信号，以及上述第二输入信号为结束信号。

依据本发明的另一实施例，上述这些时钟信号的时钟周期相同，在同一时钟周期中的高电位持续时间和低电位持续时间相同，且这些时钟信号的第(j+1)时钟信号落后这些时钟信号的第j时钟信号1/8个时钟周期，其中j为小于8的正整数。

依据本发明的另一实施例，上述N为8的整数倍。

依据本发明的另一实施例，上述栅极驱动电路还包括第9至第16时钟信号线和第一级至第N级第二移位寄存器。第9至第16时钟信号线分别用以提供第1至第8时钟信号。这些级第二移位寄存器的第i级第二移位寄存器耦接至第1至第8时钟信号线中的一个时钟信号线。第i级第二移位寄存器接收第1至第8时钟信号中的一个时钟信号、第三输入信号和第四输入信号且输出第i级第二输出信号。其中，第i级第二输出信号和第i级第一输出信号相同。

依据本发明的另一实施例，当i为1至4中的任一正整数时，上述第三输入信号为起始信号，以及上述第四输入信号为第(i+4)级第二移位寄存器输出的第(i+4)级第二输出信号。当i为5至(N-4)中的任一正整数时，上述第三输入信号为第(i-4)级第二移位寄存器输出的第(i-4)级第二输出信号，且上述第四输入信号为第(i+4)级第二移位寄存器输出的第(i+4)级第二输出信号。当i为(N-3)至N中的任一正整数时，上述第三输入信号为第(i-4)级第二移位寄存器输出的第(i-4)级第二输出信号，以及上述第四输入信号为结束信号。

依据本发明的上述目的，还提出一种显示装置，其包括显示面板和驱动电路。显示面板具有相对的第一侧边和第二侧边。驱动电路用以驱动显示面板，其包括第1至第16时钟信号线和第一级至第N级移位寄存器。第1至第16时钟信号线分别用以提供第1至第16时钟信号。这些级移位寄存器的第i级移位寄存器耦接至第1至第16时钟信号线中的一个时钟信号线。第i级移位寄存器接收第1至第16时钟信号中的一个时钟信号、第一输入信号和第二输入信号且输出第i级输出信号。其中，驱动电路分为第一栅极驱动电路和第二栅极驱动电路，第一栅极驱动电路具有第1至第16时钟信号线的奇数时钟信号线和N级移位寄存器的奇数级移位寄存器，第二栅极驱动电路具有第1至第16时钟信号线的偶数时钟信号线和N级移位寄存器的偶数级移位寄存器，且第一栅极驱动电路和第二栅极驱动电路分别设置在显示面板的第一侧边和第二侧边。N为大于或等于17的正整数，并且i为选自1至N中的任一正整数。

依据本发明的一实施例，当i为1至8中的任一正整数时，上述第一输入信号为起始信号，上述第二输入信号为第(i+8)级移位寄存器输出的第(i+8)级输出信号；当i为大于或等于9且小于或等于(N-8)的任一正整数时，上述第一输入信号为第(i-8)级移位寄存器输出的第(i-8)级输出信号，以及上述第二输入信号为第(i+8)级移位寄存器输出的第(i+8)级输出信号；当i为(N-7)至N中的任一正整数时，上述第一输入信号为第(i-8)级移位寄存器输出的第(i-8)级输出信号，上述第二输入信号为结束信号。

依据本发明的另一实施例，上述第1至第16时钟信号的时钟周期相同，在同一时钟周期中的高电位持续时间和低电位持续时间相同，且上述第1至第16时钟信号的第(j+1)时钟信号落后第j时钟信号1/16个时钟周期，其中j为小于16的正整数。

依据本发明的另一实施例，上述N为16的整数倍。

本发明的栅极驱动电路和应用此栅极驱动电路的显示装置具有较长的预充电时间，因此可提升对显示面板的驱动能力。此外，本发明还降低栅极驱 动电路内时钟信号线的电阻电容负载，进而可提升驱动能力和降低因电阻电容负载过高而产生的延迟问题及功率消耗等。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图说明如下：

图1为显示装置的结构示意图；

图2为依据本发明第一实施例的栅极驱动电路的结构示意图；

图3为依据图2的栅极驱动电路的时序图；

图4为依据本发明第二实施例的栅极驱动电路的结构示意图；

图5为另一显示装置的结构示意图；

图6为依据本发明第三实施例的驱动电路的结构示意图；以及

图7为依据图6的驱动电路的时序图。

具体实施方式

以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的发明概念，其可实施于各式各样的特定内容中。所讨论的特定实施例仅供说明，并非用以限定本发明的范围。

请参照图1，图1为显示装置100的结构示意图。显示装置100包括显示面板110、源极驱动器120和栅极驱动器130。显示面板110具有多个排列成阵列的像素，其共同用以显示图像。显示面板110可以是例如扭转向列(twisted nematic；TN)型、水平切换(in-plane switching；IPS)型、边缘电场切换(fringe-field switching；FFS)型或垂直配向(vertical alignment；VA)型等各种类型的液晶显示面板，或是有机发光二极管(organic light-emitting diode；OLED)显示面板。源极驱动器120电性连接至显示面板110，其用以将图像 数据转换为源极驱动信号，且将源极驱动信号传输至显示面板110。栅极驱动器130用以产生栅极驱动信号，且将栅极驱动信号传输至显示面板110。显示面板110受到源极驱动信号和栅极驱动信号的驱动而显示图像。

请参照图2，图2为依据本发明第一实施例栅极驱动电路200的结构示意图。栅极驱动电路200适用于图1的显示装置100或是其他类似的显示装置。以下以使用于图1的显示装置100为例说明。栅极驱动电路200为栅极驱动器130的一部分。栅极驱动电路200包括时钟信号线L1～L8、起始信号线S、结束信号线R和N级移位寄存器210(1)～210(N)，其中N为大于或等于9的正整数。在一些实施例中，N为8的整数倍数。时钟信号线L1～L8用以提供时钟信号C1～C8至对应的移位寄存器210(1)～210(N)。在图2中，时钟信号线L1～L8分别提供时钟信号C1～C8至对应的移位寄存器210(1)～210(N)。此外，起始信号线S提供起始信号STV至第1～4级移位寄存器210(1)～210(4)，且结束信号线R提供结束信号RSTV至第(N-3)～N级移位寄存器210(N-3)～210(N)。移位寄存器210(1)～210(N)分别产生输出信号OUT(1)～OUT(N)。其中，输出信号OUT(1)～OUT(4)分别输入至第5～8级移位寄存器210(5)～210(8)，输出信号OUT(N-3)～OUT(N)分别输入至第(N-7)～(N-4)级移位寄存器210(N-7)～210(N-4)，而其他输出信号OUT(5)～OUT(N-4)的每一输出信号输入至其上下四级的移位寄存器。例如，输出信号OUT(5)输入至移位寄存器210(1)和移位寄存器210(9)。

请参照图3，图3为依据图2的栅极驱动电路200的时序图。如图3所示，在时间为t0时，起始信号STV升为高电位，接着时钟信号C1～C8依序在时间t1～t8时升为高电位，使得输出信号OUT(1)～OUT(8)依序在对应的时间升为高电位。时钟信号C1～C8依序在时间t5～t12时降为低电位，使得输出信号OUT(1)～OUT(8)依序对应的时间降为低电位。其中，每一时钟信号C1～C8的时钟周期相同，且每一时钟信号C1～C8的高电位持续时间和低电位持续时间相同。时钟信号C2落后时钟信号C11/8个时钟周期，时钟信号C3落后时钟信号C21/8个时钟周期等，依此类推。类似地，时钟信号C1～C8依序在时间 t9～t16时升为高电位，使得输出信号OUT(9)～OUT(16)依序在对应的时间升为高电位。时钟信号C1～C8依序在时间t13～t20时降为低电位，使得输出信号OUT(9)～OUT(16)依序在对应的时间降为低电位。输出信号OUT(1)～OUT(N)依据上述规则在特定的时间点切换为高电位和低电位，以分别用于驱动显示面板内对应的像素。最后，结束信号RSTV在时间t(N+5)升为高电位，结束本阶段的驱动。

值得注意的是，对每一输出信号OUT(1)～OUT(N)来说，每一输出信号OUT(1)～OUT(N)用于驱动显示面板的时间，即图3中的斜线部分，占每一输出信号OUT(1)～OUT(N)在高电位的持续时间的1/4。和使用四个时钟信号线的栅极驱动电路相比较，本实施例的栅极驱动电路200中，每一输出信号OUT(1)～OUT(N)具有较长的预充电时间，因此可提升栅极驱动电路200对显示面板的驱动能力。此外，栅极驱动电路200可将时钟信号线L1～L8的电阻值和电容值降为一半，且电阻电容负载也随之降低，进而可提升驱动能力和降低因电阻电容负载过高而产生的延迟问题及功率消耗等。

上述实施例的概念也可使用在以左右两侧同时驱动的显示装置上。请参照图4，图4为依据本发明第二实施例的栅极驱动电路400的结构示意图。栅极驱动电路400适用于图1的显示装置100或是其他类似的显示装置。以下以使用于图1的显示装置100为例说明。栅极驱动电路400为栅极驱动器130的一部分。栅极驱动电路400分成第一栅极驱动电路400A和第二栅极驱动电路400B。第一栅极驱动电路400A包括时钟信号线L1～L8、起始信号线S、结束信号线R和N级第一移位寄存器410A(1)～410A(N)，且第二栅极驱动电路400B包括时钟信号线L1’～L8’、起始信号线S’、结束信号线R’和N级第二移位寄存器410B(1)～410B(N)，其中N为大于或等于9的正整数。在一些实施例中，N为8的整数倍。时钟信号线L1～L8用以分别提供时钟信号C1～C8至对应的第一移位寄存器410A(1)～410A(N)，且时钟信号线L1’～L8’用以分别提供时钟信号C1～C8至对应的第二移位寄存器410B(1)～410B(N)。此外，起始信号线S提供起始信号STV至第1～4级第一移位寄存器410A(1)～410A(4)， 起始信号线S’提供起始信号STV至第1～4级第二移位寄存器410B(1)～410B(4)，结束信号线R提供结束信号RSTV至第(N-3)～N级第一移位寄存器410A(N-3)～410A(N)，且结束信号线R’提供结束信号RSTV至第(N-3)～N级第二移位寄存器410B(N-3)～410B(N)。第一移位寄存器410A(1)～410A(N)分别产生第一输出信号OUT(1)～OUT(N)，且第二移位寄存器410B(1)～410B(N)分别产生第二输出信号OUT’(1)～OUT’(N)。同级的第一输出信号OUT(1)～OUT(N)和第二输出信号OUT’(1)～OUT’(N)相同，例如，第1级第一输出信号OUT(1)和第1级第二输出信号OUT’(1)相同，且第2级第一输出信号OUT(2)和第2级第二输出信号OUT’(2)相同。第一栅极驱动电路400A和第二栅极驱动电路400B的驱动方式与栅极驱动电路200相同，其时序图可参考图3，在此不重复说明。

第一输出信号OUT(1)～OUT(N)和第二输出信号OUT’(1)～OUT’(N)分别由显示面板110的左侧和右侧输入。在一些实施例中，第一栅极驱动电路400A和第二栅极驱动电路400B分别设置在显示面板110的左右两侧。通过图4的栅极驱动电路400，可进一步增加显示装置100的驱动能力。

请参照图5，图5为显示装置500的结构示意图。显示装置500包括显示面板510、源极驱动器520和栅极驱动器530。显示装置500与图1的显示装置100类似，两者的差别在于显示装置500具有两个栅极驱动器530A、530B。如图5所示，栅极驱动器530A、530B分别设置于显示面板510的左右两侧，且共同用以将栅极驱动信号传输至显示面板510。在其他实施例中，栅极驱动器530A、530B的设置位置可依据不同的设计需求而对应调整。显示面板510和源极驱动器520分别与图1的显示面板110和源极驱动器120大致相同，故在此不赘述。

请参照图6，图6为依据本发明第三实施例驱动电路600的结构示意图。驱动电路600适用于图5的显示装置500或是其他类似的显示装置。以下以使用于图5的显示装置500为例说明。驱动电路600包括栅极驱动电路600A、600B，且栅极驱动电路600A、600B分别为栅极驱动器530A、530B的一部 分。栅极驱动电路600A包括时钟信号线L1、L3、L5、L7、L9、L11、L13、L15、起始信号线S1、结束信号线R1和N级移位寄存器610(1)～610(N)中的奇数级移位寄存器610(1)、610(3)、…、610(N-1)，且栅极驱动电路600B包括时钟信号线L2、L4、L6、L8、L10、L12、L14、L16、起始信号线S2、结束信号线R2和N级移位寄存器610(1)～610(N)中的偶数级移位寄存器610(2)、610(4)、…、610(N)，其中N为大于或等于17的正整数。在一些实施例中，N为16的整数倍。时钟信号线L1～L16用以提供时钟信号C1～C16至对应的移位寄存器610(1)～610(N)。在图6中，时钟信号线L1～L16分别提供时钟信号C1～C16至对应的移位寄存器610(1)～610(N)。此外，起始信号线S1提供起始信号STV1至第1、3、5、7级移位寄存器610(1)、610(3)、610(5)、610(7)，起始信号线S2提供起始信号STV2至第2、4、6、8级移位寄存器610(2)、610(4)、610(6)、610(8)，结束信号线R1提供结束信号RSTV1至第(N-7)、(N-5)、(N-3)、(N-1)级移位寄存器610(N-7)、610(N-5)、610(N-3)、610(N-1)，且结束信号线R2提供结束信号RSTV2至第(N-6)、(N-4)、(N-2)、N级移位寄存器610(N-6)、610(N-4)、610(N-2)、610(N)。移位寄存器610(1)～610(N)分别产生输出信号OUT(1)～OUT(N)。其中，输出信号OUT(1)～OUT(8)分别输入至第9～16级移位寄存器610(9)～610(16)，输出信号OUT(N-7)～OUT(N)分别输入至第(N-15)～(N-8)级移位寄存器610(N-15)～610(N-8)，而其他输出信号OUT(9)～OUT(N-8)的每一输出信号输入至其上下八级的移位寄存器。例如，输出信号OUT(9)输入至移位寄存器610(1)和移位寄存器610(17)。

请参照图7，图7为依据图6的驱动电路600的时序图。如图7所示，在时间为t0、t1时，起始信号STV1、STV2依序升为高电位，接着时钟信号C1～C16依序在时间t2～t17时升为高电位，使得输出信号OUT(1)～OUT(16)依序在对应的时间升为高电位。时钟信号C1～C16依序在时间t10～t25时降为低电位，使得输出信号OUT(1)～OUT(16)依序对应的时间降为低电位。其中，每一时钟信号C1～C16的时钟周期相同，且每一时钟信号C1～C16的高电位持续时间和低电位持续时间相同。时钟信号C2落后时钟信号C11/16个时钟周期，时钟信号C3落后时钟信号C21/16个时钟周期等，依此类推。输出信号 OUT(1)～OUT(N)依据上述规则在特定的时间点切换为高电位和低电位，以分别用于驱动显示面板内对应的像素。最后，结束信号RSTV1、RSTV2分别在时间t(N+9)、t(N+10)升为高电位，结束本阶段的驱动。

在图7中，对每一输出信号OUT(1)～OUT(N)来说，每一输出信号OUT(1)～OUT(N)用于驱动显示面板的时间，即图7中的斜线部分，占每一输出信号OUT(1)～OUT(N)在高电位的持续时间的1/8。与栅极驱动电路200相同，本实施例的驱动电路600中，每一输出信号OUT(1)～OUT(N)具有较长的预充电时间，因此可提升栅极驱动电路600A、600B对显示面板的驱动能力。此外，驱动电路600可将时钟信号线L1～L16的电阻值和电容值降为一半，且电阻电容负载也随之降低，进而可提升驱动能力和降低因电阻电容负载过高而产生的延迟问题及功率消耗等。

综上所述，在本发明的栅极驱动电路和显示装置中，移位寄存器的输出信号具有较长的预充电时间，因此可提升对显示面板的驱动能力。此外，本发明的栅极驱动电路和显示装置还降低了栅极驱动电路内时钟信号线的电阻电容负载，进而可提升驱动能力和降低因电阻电容负载过高而产生的延迟问题及功率消耗等。

虽然本发明已经以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。