本发明涉及一种电子装置及方法。具体而言，本发明涉及一种源极驱动器、显示装置及显示装置的驱动方法。
背景技术：
随着科技的发展，显示装置已广泛地应用在人们的生活当中。
典型的显示装置，可包括栅极驱动电路与源极驱动电路。栅极驱动电路用以提供栅极信号至主动区，以令主动区的像素电路开启。源极驱动电路用以提供源极输出信号至主动区中开启的像素电路，以令主动区中的像素电路相应于源极输出信号的电压进行显示。
然而，栅极信号在传递过程中会衰减，而导致栅极信号在栅极线上的不同处有不同的传递延迟时间。如此一来，将使得源极输出信号不易配合栅极信号进行输出，而造成显示装置操作上的错误。
技术实现要素：
本发明一实施态样涉及一种显示装置的源极驱动器。根据本发明一实施例，显示装置的源极驱动器包括：比较模块、控制模块以及输出模块。比较模块用以取得一栅极信号的一传递延迟时间。控制模块用以根据该栅极信号的该传递延迟时间，产生多笔延迟的触发信号。输出模块用以依序根据该些延迟的触发信号，输出多笔延迟的源极输出信号至多个像素电路。
本发明另一实施态样涉及一种显示装置。根据本发明一实施例，该显示装置包括：多个像素电路、一栅极驱动器以及多个源极驱动器。栅极驱动器用以输出一栅极信号。该些源极驱动器中的至少一者包括：一比较模块、一控制模块、以及一输出模块。比较模块用以取得该栅极信号的一传递延迟时间。控制模块用以根据该栅极信号的该传递延迟时间，产生多笔延迟的触发信号。输出模块用以依序根据该些延迟的触发信号，输出多笔延迟的源极输出信号至该些像素电路。
本发明另一实施态样涉及一种显示装置的源极驱动器。根据本发明一实施例，显示装置的源极驱动器包括一比较模块、一控制模块以及一输出模块。比较模块用以取得一栅极信号的一传递延迟时间。控制模块用以根据该栅极信号的该传递延迟时间，获得在一栅极线的一操作点上，该栅极信号的一上升缘达到一第一临界值的一估测时间点。输出模块用以在该估测时间点，输出一延迟的源极输出信号至一像素电路。该像素电路对应于在该栅极线的该操作点上的该栅极信号开启，以根据该延迟的源极输出信号进行充电。
本发明另一实施态样涉及一种源极输出信号的延迟方法。根据本发明一实施例，延迟方法包括：接收一栅极信号，用以检测该栅极信号的一上升缘与一下降缘；以及当该上升缘对应的电压达到一临界电压时，输出一像素电压至该显示器。
透过应用上述一实施例，源极输出信号即可相应于栅极信号的传递延迟时间输出，以避免显示装置操作上的错误。
附图说明
图1为根据本发明一实施例所绘示的显示装置的示意图；
图2为根据本发明一实施例所绘示的显示装置的示意图；
图3为根据本发明一实施例所绘示的源极驱动器的示意图；
图4为根据本发明一实施例所绘示的源极驱动器的示意图；
图5为根据本发明一实施例所绘示的源极驱动器的信号的示意图；
图6为根据本发明一实施例所绘示的显示装置的示意图；
图7为根据本发明一实施例所绘示的源极输出信号的延迟方法的流程图。
其中，附图标记：
10：显示装置
40：栅极驱动电路
104：主动区
106：像素电路
SD1、SD2、…、SDm：源极驱动电路
EOC：栅极线等效电路
DGT：拟置栅极线
CM：比较模块
CT：控制模块
OT：输出模块
PRS：处理单元
SFR：移位暂存器
DTR：数据暂存器
LAT：闩锁器
TSU：暂存单元
OTU：输出单元
LSF：位准转换器
DAC：数字模拟转换器
OTR：输出缓存器
G(1)、G(2)、…、G(N)：栅极信号
G(d)-1、G(d)-2、…、G(d)-m+1：栅极信号
D(1)、D(2)、…、D(M)：源极输出信号
DT：延迟时间信号
DVT：分割延迟时间信号
DSTB1、DSTB2、…、DSTBmn：触发信号
STB：触发信号
vth：临界电压
P：节点
Q：节点
R：节点
S：节点
T：节点
200：方法
S1-S3：步骤
具体实施方式
以下将以附图及详细叙述清楚说明本发明内容的精神，任何所属技术领域的技术人员在了解本发明内容的实施例后，当可由本发明内容所教示的技术，加以改变及修改，其并不脱离本发明内容的精神与范围。
关于本文中所使用的“第一”、“第二”等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅为了区别以相同技术用语描述的元件或操作。
关于本文中所使用的“电性耦接”，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“电性耦接”还可指二或多个元件相互操作或动作。
关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。
关于本文中所使用的“及/或”，包括所述事物的任一或全部组合。
关于本文中所使用的方向用语，例如：上、下、左、右、前或后等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明。
关于本文中所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在本发明的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
图1为根据本发明一实施例所绘示的显示装置10的示意图。在本实施例中，显示装置10包括主动区104、源极驱动电路SD1、SD2、…、SDm、以及栅极驱动电路40。主动区104包括多个以矩阵形式排列的像素电路106。在本实施例中，栅极驱动电路40逐列提供栅极信号G(1)、G(2)、…、G(N)至像素电路106，以逐列开启像素电路106中的晶体管。源极驱动电路SD1、SD2、…、SDm提供源极输出信号D(1)、D(2)、…、D(M)至晶体管开启的像素电路106，以令此些像素电路106相应于源极输出信号D(1)、D(2)、…、D(M)进行显示。
在本实施例中，基于电阻电容延迟(RC delay)效应，栅极信号G(1)、G(2)、…、G(N)会随在栅极线上传递的距离而衰减，使得同一栅极信号(如栅极信号G(1))在栅极线上不同处有不同的延迟时间。亦即，在栅极线上的邻近栅极驱动电路40的位置的栅极信号(相当于图5中的栅极信号G(d)-1)与在栅极线上的远离栅极驱动电路40的位置的栅极信号(相当于图5中的栅极信号G(d)-n)的上升缘达到临界电压vth的时间彼此不同。在一实施例中，所述临界电压vth可为0.7伏特，然随实际制程的不同，其它数值亦在本发明范围之中。在本发明一实施例中，源极驱动电路SD1、SD2、…、SDm可检测栅极信号G(1)、G(2)、…、G(N)的上升缘与下降缘，并在栅极信号G(1)、G(2)、…、G(N)的上升缘达到临界电压(例如是图5中临界电压vth)时，输出源极输出信号D(1)、D(2)、…、D(M)(即像素电压)至显示装置10的主动区104(即显示器)。如此一来，即可避免因栅极信号G(1)、G(2)、…、G(N)的延迟，造成栅极信号G(1)、G(2)、…、G(N)与源极输出信号D(1)、D(2)、…、D(M)的不对齐，而导致显示装置10操作上的错误。
同时参照图2，在本实施例中，显示装置10更包括栅极线等效电路EOC。栅极线等效电路EOC用以等效显示装置10上的栅极线的电阻电容延迟效应。在一实施例中，栅极线等效电路EOC可用电容及电阻实现。在一实施例中，栅极线等效电路EOC接收栅极驱动电路40输出的栅极信号G(d)，以产生延迟的栅极信号G(d)-1、G(d)-2、…、G(d)-m+1，并输出延迟的栅极信号G(d)-1、G(d)-2、…、G(d)-m+1至源极驱动电路SD1、SD2、…、SDm。例如，栅极线等效电路EOC输出延迟的栅极信号G(d)-1、G(d)-2至源极驱动电路SD1，输出延迟的栅极信号G(d)-2、G(d)-3至源极驱动电路SD2，并输出延迟的栅极信号G(d)-m、G(d)-m+1至源极驱动电路SDm，其中延迟的栅极信号G(d)-1、G(d)-2、…、G(d)-m+1的上升缘达到图5中的临界电压vth的时间彼此不同。在本实施例中，栅极信号G(d)可为一伪信号，亦即，其用以令源极驱动电路SD1、SD2、…、SDm得知栅极线上的信号延迟状况，而不用以提供至像素电路106，也不用以开启像素电路106的晶体管。
在本实施例中，源极驱动电路SD1、SD2、…、SDm可分别根据其接收到的两组延迟的栅极信号，取得栅极信号G(d)在相应区域的传递延迟时间。根据此一传递延迟时间，源极驱动电路SD1、SD2、…、SDm即可相应于延迟的栅极信号G(d)-1、G(d)-2、…、G(d)-m+1，输出源极输出信号D(1)、D(2)、…、D(M)至像素电路106(如图1所示的线路)。
具体而言，参照图3-5，在本实施例中，每一源极驱动电路SD1、SD2、…、SDm包括比较模块CM、控制模块CT、以及输出模块OT。在本实施例中，控制模块CT电性连接于比较模块CM以及输出模块OT之间。在本实施例中，控制模块CT包括处理单元PRS与合成单元SYT。处理单元PRS与合成单元SYT彼此电性连接。
在本实施例中，源极驱动电路SD1的比较模块CM接收延迟的栅极信号G(d)-1、G(d)-2，并输出相应于延迟的栅极信号G(d)-1、G(d)-2的传递延迟时间(即栅极信号G(d)-1、G(d)-2之间的时间差)的延迟时间信号DT至控制模块CT。其中，传递延迟时间例如对应延迟时间信号DT为高电压准位的时间(参照图5)。换句话说，源极驱动电路SD1的比较模块CM是用以比较于栅极线等效电路EOC中不同位置的栅极信号，以取得栅极信号的传递延迟时间。
在本实施例中，控制模块CT用以接收时序控制器(图未示)所传送来的触发信号STB，并根据延迟时间信号DT与原始触发信号STB，产生多笔延迟的触发信号DSTB1、DSTB2、…、DSTBn。在一实施例中，控制模块CT可利用处理单元PRS接收延迟时间信号DT，并将栅极信号G(d)-1、G(d)-2的传递延迟时间分割为多个分割延迟时间，并输出相应的分割延迟时间信号DVT，其中分割延迟时间可对应于分割延迟时间信号DVT为高电压准位的时间(参照图5)。在一实施例中，延迟时间信号DT可相应于源极驱动电路SD1内部产生的时脉信号或外拉的时脉信号输入至控制模块CT。
而后，控制模块CT可利用合成单元SYT接收原始触发信号STB，并分别根据分割延迟时间信号DVT对应的分割延迟时间，延迟原始触发信号STB，以产生前述延迟的触发信号DSTB1、DSTB2、…、DSTBn至输出模块OT。
以另一角度来说，控制模块CT是用以根据栅极信号G(d)-1、G(d)-2的传递延迟时间，获得在栅极线上对应于像素电路106的多个操作点(如图1中操作点A)，栅极信号的上升缘达到临界电压vth的估测时间点。在一实施例中，控制模块CT可利用处理单元PRS将栅极信号G(d)-1、G(d)-2的传递延迟时间分割为多个分割延迟时间，并输出相应的分割延迟时间信号DVT。而后，控制模块CT可利用合成单元SYT接收原始触发信号STB，并分别根据分割延迟时间，延迟原始触发信号STB，以产生前述延迟的触发信号DSTB1、DSTB2、…、DSTBn至输出模块OT，其中延迟的触发信号DSTB1、DSTB2、…、DSTBn对应于前述在栅极线上对应于像素电路106的多个操作点上、栅极信号的上升缘达到临界电压vth的估测时间点。
此外，源极驱动电路SD1的合成单元SYT亦用以输出延迟的触发信号DSTBn至次一级源极驱动电路SD2的合成单元SYT，以令次一级源极驱动电路SD2的合成单元SYT分别根据相应的延迟时间，延迟触发信号DSTBn，以产生该些延迟的触发信号DSTBn+1、DSTBn+2、…、DSTB2n至相应的输出模块OT。其余以此类推。
在本实施例中，输出模块OT用以依序根据延迟的触发信号DSTB1、DSTB2、…、DSTBn，在前述估测时间点，输出多笔延迟的源极输出信号D(1)、D(2)、…、D(M)至像素电路106。如此一来，即可在像素电路106对应于前述栅极线的操作点上的栅极信号开启时，根据延迟的源极输出信号D(1)、D(2)、…、D(M)准确地对像素电路106进行充电，以使显示装置10藉以正确地显示画面。
例如，特别参照图5，在相应于特定操作点的延迟的栅极信号G(d)-n的上升缘到达临界电压vth时，控制模块CT输出延迟的触发信号DSTBn，以令输出模块OT据以输出延迟的源极输出信号D(n)至像素电路106。如此一来，即可使栅极信号G(d)-n与源极输出信号D(n)对齐，而避免显示装置10操作上的错误。
此外，在其他实施例中，栅极驱动电路40可整合至源极驱动电路SD1、SD2、…、SDm中。如此一来，触发信号STB可以是由源极驱动电路SD1、SD2、…、SDm内部自行产生，因此不需要如图3与图4所示的实施例藉由外部接收触发信号STB。
进一步参照图4，在一实施例中，输出模块OT更包括移位暂存器SFR、数据暂存器DTR、闩锁器LAT、暂存单元TSU、以及输出单元OTU。移位暂存器SFR与数据暂存器DTR用以提供原始源极输出信号至闩锁器LAT。闩锁器LAT用以暂存原始源极输出信号，并相应于原始触发信号STB输出原始源极输出信号。暂存单元TSU用以接收并暂存来自闩锁器LAT的原始源极输出信号，并用以相应于延迟的触发信号DSTB1、DSTB2、…、DSTBn依序输出原始源极输出信号。藉由暂存单元TSU的设置，可避免因延迟输出原始源极输出信号，而造成闩锁器LAT中前一笔原始源极输出信号为次一笔原始源极输出信号覆盖。
在本实施例中，输出单元OTU用以接收来自暂存单元TSU的原始源极输出信号，并用以相应于延迟的触发信号DSTB1、DSTB2、…、DSTBn依序输出原始源极输出信号，作为前述延迟的源极输出信号D(1)、D(2)、…、D(M)。更进一步来说，输出单元OTU可包括位准转换器LSF、数字模拟转换器DAC、以及输出缓存器OTR。在本实施例中，位准转换器LSF用以将原始源极输出信号转换为适当电位，数字模拟转换器DAC用以将数字的原始源极输出信号转换为模拟信号，输出缓存器OTR用以相应于延迟的触发信号DSTB1、DSTB2、…、DSTBn依序输出原始源极输出信号，作为前述延迟的源极输出信号D(1)、D(2)、…、D(M)。
其中，源极驱动电路SD2、…、SDm的操作类似于源极驱动电路SD1，故在此不赘述。
藉由上述的设置，源极驱动电路SD1、SD2、…、SDm即可相应于延迟的栅极信号G(d)-1、G(d)-2、…、G(d)-m+1，输出源极输出信号D(1)、D(2)、…、D(M)至像素电路106，以避免显示装置10操作上的错误。
图6为根据本发明另一实施例所绘示的显示装置10a的示意图。在本实施例中，显示装置10a与显示装置10大致相同，故以下仅针对不同处进行叙述。
在本实施例中，显示装置10a以拟置栅极线(dummy gate line)DGT取代显示装置10中的栅极线等效电路EOC。栅极信号在拟置栅极线DGT上的传递延迟大致相同于栅极信号在其它栅极线上的传递延迟。在本实施例中，栅极驱动电路40可输出栅极信号至拟置栅极线DGT。栅极信号在拟置栅极线DGT上延迟，其中拟置栅极线DGT上不同节点(如节点P、Q、R、S、T)的信号透过降压电路传递至源极驱动电路SD1、SD2、…、SDm，作为前述延迟的栅极信号G(d)-1、G(d)-2、…、G(d)-m+1。例如，拟置栅极线DGT上节点P的信号可作为延迟的栅极信号G(d)-1、拟置栅极线DGT上节点Q的信号可作为延迟的栅极信号G(d)-2、拟置栅极线DGT上节点R的信号可作为延迟的栅极信号G(d)-3拟置栅极线DGT上节点S的信号可作为延迟的栅极信号G(d)-m、拟置栅极线DGT上节点T的信号可作为延迟的栅极信号G(d)-m+1。
而后，源极驱动电路SD1、SD2、…、SDm即可根据延迟的栅极信号G(d)-1、G(d)-2、…、G(d)-m+1，进行相应的操作。此处细节，可参照前述段落，在此不赘述。
在一实施例中，降压电路亦可整合至源极驱动电路SD1、SD2、…、SDm中，故本发明不以图6中所示为限。
图7为根据本发明一实施例所绘示的源极输出信号的延迟方法200的流程图。
其中，源极输出信号的延迟方法200可应用于相同或相似于图1中所示结构的显示装置。而为使叙述简单，以下将根据本发明一实施例，以图1中的显示装置10为例进行对源极输出信号的延迟方法200叙述，但本发明不以此应用为限。
另外，应了解到，在本实施方式中所提及的源极输出信号的延迟方法200的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。
再者，在不同实施例中，此些步骤亦可适应性地增加、置换、及/或省略。
在本实施例中，源极输出信号的延迟方法200包括以下步骤。
在步骤S1中，源极驱动电路SD1、SD2、…、SDm分别取得栅极信号的传递延迟时间。在一实施例中，传递延迟时间可对应于图5中的延迟时间信号DT。
在步骤S2中，源极驱动电路SD1、SD2、…、SDm分别根据前述栅极信号的传递延迟时间，产生多笔延迟的触发信号DSTB1、DSTB2、…、DSTBmn。
在步骤S3中，源极驱动电路SD1、SD2、…、SDm依序根据延迟的触发信号DSTB1、DSTB2、…、DSTBmn，输出延迟的源极输出信号D(1)、D(2)、…、D(M)至多个像素电路106。
其中，上述步骤的具体细节皆可参照前述段落，故在此不赘述。
请再参照图1及图5，本发明的另一实施例中，显示装置10的驱动方法可包含以下步骤。接收一栅极信号，如图5的栅极信号G(d)-1，分别检测该栅极信号G(d)-1的上升缘与下降缘；当上升缘对应的电压达到临界电压vth时，输出像素电压至主动区104，其中像素电压即源极输出信号D(n)。当下降缘对应的电压达到临界电压vth时，停止输出像素电压至主动区104。
藉由上述的操作，源极驱动电路SD1、SD2、…、SDm即可相应于延迟的栅极信号G(d)-1、G(d)-2、…、G(d)-m+1，输出源极输出信号D(1)、D(2)、…、D(M)至像素电路106，以避免显示装置10操作上的错误。
虽然本发明已以实施例公开如上，但其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改，因此本发明的保护范围当视后附的权利要求保护范围所界定者为准。