本发明涉及液晶显示技术领域,特别是涉及一种液晶显示屏及其驱动芯片。
背景技术:
由静电导致的屏幕显示异常和失效情况通常是由于静电将显示屏幕的寄存器状态打翻转,即原来状态为1的寄存器位受到静电影响变为0,从而导致显示屏幕显示异常或失效。日前液晶显示屏的抗静电纠错方法都需要电子设备平台对显示屏幕的状态进行周期性的读操作,其方法主要有2种:
一是读寄存器的状态,通常是针对性的读几个寄存器,一般不能超过3个,因为读寄存器的过程会占用数据总线,数据总线是在不断的传输显示屏幕数据的,读寄存器的状态需要中断这个过程,如果读的寄存器值太多,会造成中断时间过长,形成闪屏不良。
二是读帧同步信号,显示屏幕在每刷新一帧画面后返回一个帧同步信号,一般是一个方波,电子设备的平台会周期检测这个信号,如果检测到异常,平台会进行屏幕复位和初始化。
在现有技术中无论采用读寄存器还是读帧同步信号来检测屏幕异常状态,均会有一些特定异常无法恢复,如读寄存器一般限定不超过3个寄存器的数量,而显示屏幕工作时,寄存器数量可能上百,这将会使某些寄存器异常可能无法检测到异常。同理的,读帧同步信号也是无法覆盖所有的寄存器异常情况。
技术实现要素:
为解决上述问题,本发明提供一种液晶显示屏及其驱动芯片,能够增强液晶显示屏的抗静电能力。
本发明提供一种液晶显示屏的驱动芯片,包括:
只读存储器,存储有寄存器值;
随机存取存储器,包括寄存器组,在液晶显示屏上电时,存储于只读存储器的寄存器值写入于寄存器组中,寄存器组中的寄存器值用以控制液晶显示屏的工作状态;
定时比较模块,定时读取存储于只读存储器的寄存器值,以及存储于寄存器组的寄存器值,在检测到存储于只读存储器的寄存器值与存储于寄存器组的寄存器值不同时,将存储于只读存储器的寄存器值重新写入寄存器组中,以确保液晶显示屏维持工作于工作状态。
其中,寄存器值用于控制栅极驱动电路、源极驱动电路以及背光控制色彩增强电路的工作状态。
其中,定时比较模块每隔2秒读取存储于只读存储器的寄存器值以及存储于寄存器组的寄存器值。
其中,随机存取存储器和只读存储器分别与数据总线连接。
其中,随机存取存储器通过数据总线写入定时检测指令至除寄存器组外的特定寄存器中,定时比较模块根据特定寄存器中的定时检测指令定时读取存储于只读存储器的寄存器值,以及存储于寄存器组的寄存器值。
本发明进一步提供一种液晶显示屏,包括:
驱动芯片,包括:
只读存储器,存储有寄存器值;
随机存取存储器,包括寄存器组,在液晶显示屏上电时,存储于只读存储器的寄存器值写入于寄存器组中,寄存器组中的寄存器值用以控制液晶显示屏的工作状态;
定时比较模块,定时读取存储于只读存储器的寄存器值,以及存储于寄存器组的寄存器值,在检测到存储于只读存储器的寄存器值与存储于寄存器组的寄存器值不同时,将存储于只读存储器的寄存器值重新写入寄存器组中,以确保液晶显示屏维持工作于工作状态。
其中,液晶显示屏还包括栅极驱动电路、源极驱动电路以及背光控制色彩增强电路,寄存器值用于控制栅极驱动电路、源极驱动电路以及背光控制色彩增强电路的工作状态。
其中,定时比较模块每隔2秒读取存储于只读存储器的寄存器值以及存储于寄存器组的寄存器值。
其中,随机存取存储器和只读存储器分别与数据总线连接。
其中,随机存取存储器通过数据总线写入定时检测指令至除寄存器组外的特定寄存器中,定时比较模块根据特定寄存器中中的定时检测指令定时读取存储于只读存储器的寄存器值,以及存储于寄存器组的寄存器值。
本发明的有益效果是:区别于现有技术的情况,本发明的液晶显示屏的驱动芯片包括只读存储器、随机存取存储器及定时比较模块,只读存储器中存储有寄存器值,随机存储存储器包括有寄存器组,在液晶显示屏上电时,只读存储器中的寄存器值将会写入寄存器组中,用以控制液晶显示屏工作状态,定时比较模块定时读取只读存储器的寄存器值及寄存器组的寄存器值,在检测到只读存储器的寄存器值与寄存器组的寄存器值不同时,将只读存储器的寄存器值重新写入寄存器组中,以确保液晶显示屏维持工作状态,从而可以有效降低因静电问题造成的液晶显示屏显示异常的发生概率,增加液晶显示屏的抗静电能力。
附图说明
图1为本发明一实施例的驱动芯片的原理框图;
图2是本发明一实施例的液晶显示屏的结构示意图。
具体实施方式
下面结合附图和实施方式对本发明进行详细说明。
静电(Electro-Static discharge;简称ESD)是造成电子器件短暂或永久失效的主要因素之一,而具有液晶显示屏的电子设备在显示屏与所接触物件的表面距离非常小时,如果对整机表面的导电接口,如音量键、开机键、USB(Universal Serial Bus;通用串行总线)接口、耳机接口等进行静电接触或空气放电,则液晶显示屏会有一定概率发生显示异常。为了降低液晶显示屏因静电问题造成的显示屏异常的发生概念,本发明提出一种液晶显示屏及其驱动芯片。
请参见图1,图1为本发明一实施例的驱动芯片的原理框图。如图1所示,本实施例的驱动芯片100包括只读存储器101、随机存取存储器102、定时比较模块103、栅极驱动电路104、源极驱动电路105以及背光控制色彩增强电路106。其中,只读存储器101及随机存取存储器102分别与数据总线107连接,定时比较模块103分别与只读存储器101及随机存取存储器102连接,且只读存储器101与随机存取存储器102相互连接,栅极驱动电路104、源极驱动电路105以及背光控制色彩增强电路106分别与随机存取存储器102连接。
优选的,只读存储器101为带电可擦写可编程只读存储器(Electrically Erasable Programmable Read-Only Memory;简称:EEPROM),带电可擦写可编程只读存储器是一种掉电后数据不丢失的存储芯片,用户可以在电脑上或专用设备上对该只读存储器中的已有信息进行更改,其可通过高于普通电压的作用来擦除和重编程(重写)。随机存取存储器102(Random-Access Memory;简称:RAM)为液晶显示器的内部存储器,又称主存,主要用于存储程序和数据。
在本实施例中,只读存储器101中存储有寄存器值,随机存取存储器102包括有寄存器组,在液晶显示屏10上电时,存储于只读存储器101中寄存器值写入于随机存取存储器102的寄存器组中,用以控制液晶显示屏10的工作状态。定时比较模块103定时读取存储于只读存储器101中的寄存器值及存储于随机存取存储器102的寄存器组中的寄存器值,在检测到存储于只读存储器101中的寄存器值与存储于寄存器组中的寄存器值不一致时,将存储于只读存储器101中的寄存器值重新写入寄存器组中,以确保液晶显示屏10维持工作于工作状态。优选的,定时比较模块103可以每隔2秒读取存储于只读存储器101的寄存器值及存储于寄存器组的寄存器值。在其他实施例中,用户还可以设置定时比较模块103相隔其他的时间段如3秒、1分钟等进行读取存储于只读存储器101的寄存器值及存储于寄存器组的寄存器值,在此不作限制。
在本实施例中,随机存取存储器102通过数据总线107写入定时检测指令至除寄存器组外的特定寄存器中,定时比较模块103根据该特定寄存器中的定时检测指令定时读取存储于只读存储器101的寄存器值,以及存储于寄存器组的寄存器值,在读取到只读存储器101的寄存器值与寄存器组的寄存器值不一致时,将存储于只读存储器101的寄存器值重新写入寄存器组中,以保证液晶显示屏10维持工作于工作状态。
其中,寄存器值是用于控制栅极驱动电路104、源极驱动电路105以及背光控制色彩增强电路106的工作状态的。
以下具体说明本实施例的驱动芯片100的抗静电的工作原理。
液晶显示屏10的驱动代码全部采用烧录到只读存储器101中,并在驱动芯片100中加入定时比较模块103,当液晶显示屏10上电时,只读存储器101的寄存器值自动加载到随机存取存储器102中。进一步地,通过数据总线107写入定时检测指令,打开定时比较模块103,定时比较模块103定时(按预设的时间)比较只读存储器101的寄存器值及随机存取存储器102的寄存器值,如预设的时间周期可以为2秒,其中,定时比较模块103比较的值覆盖定时检测指令本身除外的所有寄存器值(即比较除寄存器组外的特定寄存器中的寄存器值),当检测到只读存储器101的寄存器值与随机存取存储器102的寄存器值不一致时(即静电将随机存取存储器102的值1打翻转为0,显示屏幕10出现显示异常),将只读存储器101的寄存器值重新写入随机存取存储器102的寄存器组中,进行修复纠错,使液晶显示屏10自动恢复正常状态。
请进一步参看图2,图2是本发明一实施例的液晶显示屏的结构示意图。如图2所示,本实施例提供一种液晶显示屏10,包括上述驱动芯片100,在此不再赘述。
区别于现有技术,本发明的液晶显示屏的驱动芯片包括只读存储器、随机存取存储器及定时比较模块,只读存储器中存储有寄存器值,随机存储存储器包括有寄存器组,在液晶显示屏上电时,只读存储器中的寄存器值将会写入寄存器组中,用以控制液晶显示屏工作状态,定时比较模块定时读取只读存储器的寄存器值及寄存器组的寄存器值,在检测到只读存储器的寄存器值与寄存器组的寄存器值不同时,将只读存储器的寄存器值重新写入寄存器组中,以确保液晶显示屏维持工作于工作状态,从而本发明的液晶显示屏能有效降低因静电问题造成的显示屏显示异常的发生概率,增强液晶显示屏的抗静电能力,此外,静电纠错功能全部集中在驱动芯片中,不占用主板资源,提供具有液晶显示屏的电子设备整个系统的流畅度,并且纠错能力强,使电子设备容易通过静电测试。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。