移位寄存器电路的制作方法

本发明涉及一种移位寄存器电路，特别涉及一种增加驱动能力的移位寄存器电路。

背景技术：

现有的显示装置包括栅极驱动电路，栅极驱动电路包括多个移位寄存器电路，移位寄存器电路用以正确地输出多个驱动信号来驱动显示装置中的多列像素。然，由于显示装置相关技术的蓬勃发展以及消费者对显示装置显示能力的要求，显示装置已具有高分辨率的显示能力，例如4K分辨率(4K resolution)的显示装置规格。但为了达到高分辨率的效果，显示装置每列像素的驱动时间将相对减少，容易导致像素写入错误显示数据，进而影响显示画面品质。

技术实现要素：

为了解决上述缺憾，本发明提出一种移位寄存器电路实施例，所述移位寄存器电路包括第一信号控制电路、升压电路、驱动电路、第一下拉电路、第二信号控制电路以及稳压电路。第一信号控制电路用以接收第一控制信号以及第二控制信号并输出驱动控制信号。升压电路与第一信号控制电路电性耦接，用以接收第一控制信号、第三控制信号以及第四控制信号并输出驱动控制信号。驱动电路与第一信号控制电路以及升压电路电性耦接，驱动电路用以接收驱动控制信号并输出驱动信号。第一下拉电路与驱动电路电性耦接，用以接收第一时脉信号以及驱动信号。第二信号控制电路用以接收驱动控制信号以及第二时脉信号并输出稳压控制信号。稳压电路与第二信号控制电路电性耦接，稳压电路用以接收稳压控制信号、驱动控制信号以及驱动信号。

本发明的移位寄存器电路具有所述升压电路，可在驱动电路输出驱动信号后，使驱动电路仍保持优选的驱动能力，因此可快速且准确的将驱动信号维持于相对低的电压电平，使驱动信号对应的像素不会因驱动信号的不稳定而错误开启，有效保持优良的显示画面品质，因此使用者在观赏显示画面时具有优选的观赏效果。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例并配合说明书附图做详细说明如下。

附图说明

图1为显示装置实施例示意图。

图2为本发明的移位暂存电路实施例示意图。

图3为本发明的信号实施例示意图。

附图标记说明：

10 显示装置

11 数据驱动器

12 栅极驱动器

13 像素单元

20 移位寄存器电路

21 第一信号控制电路

22 驱动电路

23 升压电路

24 第一下拉电路

25 第二信号控制电路

26 稳压电路

S1、S2、S3、S4 控制信号

T1、T2、T3、T4、T5、T6、T7、T8、T9 晶体管

C1、C2、C3 电容

C_P1、C_P2 寄生电容

CK1、CK2 时脉信号

VSS 低电压电平

Q_N 驱动控制信号

P_N 稳压控制信号

DS 显示数据

D₁、D₂、D_M 显示数据线

G_N-2、G_N-1、G_N、G_N+1、G_N+2、G_N+P 驱动信号

A、B 节点

具体实施方式

请先参考图1，图1为显示装置10实施例示意图，所述显示装置10例如为液晶显示器等电子装置。显示装置10包括数据驱动器11、栅极驱动器12以及多个像素单元13，数据驱动器11与多个像素单元13电性耦接，数据驱动器11用以接收多个准备显示的显示数据DS，并据以输出至对应的显示数据线D₁、D₂…D_M，显示数据线D₁、D₂…D_M传送数据信号DS至对应的多个像素单元13，M为不为零的正整数。栅极驱动器12与多个像素单元13电性耦接，栅极驱动器12包括多个移位寄存器电路，栅极驱动器12用以产生多个驱动信号，如图1所示的驱动信号G_N-2、G_N-1、G_N、G_N+1…G_N+P，N与P为不为零的正整数，栅极驱动器12并将驱动信号传送至对应的栅极线，使与栅极线电性耦接的像素单元13根据驱动信号决定是否接收并显示上述的其中之一显示数据线D₁、D₂…D_M。

请参考图2，图2为本发明的移位寄存器电路20实施例示意图，本发明的移位寄存器电路20可适于上述的显示装置10，但不以此为限，以下并以输出第N级驱动信号G_N的第N级移位寄存器电路20为例进行说明。图2的移位寄存器电路20包括第一信号控制电路21、驱动电路22、升压电路23、第一下拉电路24、第二信号控制电路25以及稳压电路26。

第一信号控制电路21用以接收控制信号S1以及控制信号S2，并用以输出驱动控制信号Q_N。第一信号控制电路21包括晶体管T1以及晶体管T2，晶体管T1具有第一端、控制端以及第二端，晶体管T1的第一端以及控制端用接收控制信号S1，晶体管T1的第二端用以输出驱动控制信号Q_N。晶体管T2具有第一端、控制端以及第二端，晶体管T2的第一端用以接收驱动控制信号Q_N，晶体管T2的控制端用以接收控制信号S2，晶体管T2的第三端接收低电压电平VSS，低电压电平VSS例如为逻辑低电位。

驱动电路22与第一信号控制电路21以及升压电路23电性耦接，驱动电路22用以接收驱动控制信号Q_N以及时脉信号CK2，并输出当级驱动信号G_N。驱动电路22包括晶体管T3，晶体管T3具有第一端、第二端以及控制端，晶体管T3的第一端用以接收所述时脉信号CK2，晶体管T3的控制端用以接收驱动控制信号Q_N，晶体管T3的第二端用以输出所述驱动信号G_N，此外，晶体管T3还包括耦接于第一端以及控制端之间的寄生电容C_P2和耦接于第二端以及控制端之间的寄生电容C_P1。

升压电路23与第一信号控制电路21以及驱动电路22电性耦接，升压电路23用以接收控制信号S1、控制信号S3以及控制信号S4。升压电路23包括晶体管T4、晶体管T5、电容C1以及电容C2。晶体管T4具有第一端、控制端以及第二端，晶体管T4的第一端接收控制信号S4，晶体管T4的控制端接收驱动控制信号Q_N，晶体管T4的第二端与电容C1电性耦接。晶体管T5具有第一端、控制端以及第二端，晶体管T5的第一端接收控制信号S3，晶体管T5的控制端接收控制信号S1，晶体管T5的第二端与电容C1以及电容C2电性耦接。电容C1具有第一端以及第二端，电容C1的第一端与晶体管T5的第二端电性耦接，电容C1的第二端与晶体管T4的第二端电性耦接。电容C2具有第一端以及第二端，电容C2的第一端与第一信号控制电路21以及驱动电路22电性耦接，用以输出驱动控制信号Q_N，电容C2的第二端与晶体管T5的第二端电性耦接，其中，在本实施例中，电容C2的电容值大于电容C1。

第一下拉电路24与驱动电路22电性耦接，第一下拉电路24用以接收时脉信号CK1并根据时脉信号CK1决定是否将驱动信号G_N禁能。第一下拉电路24包括晶体管T6，晶体管T6具有第一端、控制端以及第二端，晶体管T6的第一端与晶体管T3的第二端电性耦接，晶体管T6的控制端接收时脉信号CK1，晶体管T6的第二端用以接收上述的低电压电平VSS。

第二信号控制电路25用以接收驱动控制信号Q_N以及时脉信号CK2，并据以输出稳压控制信号P_N。第二信号控制电路25包括电容C3以及晶体管T9，电容C3具有第一端以及第二端，电容C3的第一端用以接收时脉信号CK2，电容C3的第二端用以输出上述的稳压控制信号P_N。晶体管T9具有第一端、控制端以及第二端，晶体管T9的第一端用以接收稳压控制信号P_N，晶体管T9的控制端接收驱动控制信号Q_N，晶体管T9的第二端用以接收低电压电平VSS。

稳压电路26与第二信号控制电路25电性耦接，稳压电路26用以接收稳压控制信号P_N、驱动控制信号Q_N以及驱动信号G_N。稳压电路26包括晶体管T7以及晶体管T8，晶体管T7包括第一端、控制端以及第二端，晶体管T7的第一端与晶体管T3的第二端电性耦接，晶体管T7的控制端接收稳压控制信号P_N，晶体管T7的第二端接收低电压电平VSS。晶体管T8包括第一端、控制端以及第二端，晶体管T8的第一端接收驱动控制信号Q_N，晶体管T8的控制端接收稳压控制信号P_N，晶体管T8的第二端接收低电压电平VSS。

请参考图3，图3为本发明的信号实施例示意图，图3包括时脉信号CK1、时脉信号CK2、驱动信号G_N-2、驱动信号G_N-1、驱动信号G_N、驱动信号G_N+1以及驱动信号G_N+2以及驱动控制信号Q_N，图3还包括图2中的节点A以及节点B的电位变化。时脉信号CK1的电平转换时间早于时脉信号CK2，时脉信号CK1的使能起始时间早于时脉信号CK2，时脉信号CK1与时脉信号CK2的使能期间彼此不重叠。驱动信号彼此为循序驱动，也就是驱动信号依照其顺序由禁能的电平转换为使能的电平，以本实施例为例，其顺序依序为驱动信号G_N-2、驱动信号G_N-1、驱动信号G_N、驱动信号G_N+1以及驱动信号G_N+2。驱动信号G_N-2的电平转换时间早于驱动信号G_N-1的电平转换时间，驱动信号G_N-1的电平转换时间早于驱动信号G_N的电平转换时间，驱动信号G_N的电平转换时间早于驱动信号G_N+1的电平转换时间，驱动信号G_N+1的电平转换时间早于驱动信号G_N+2。驱动信号G_N-1的使能期间与驱动信号G_N-2的使能期间部分重叠，驱动信号G_N的使能期间与驱动信号G_N-1的使能期间部分重叠，驱动信号G_N+1的使能期间与驱动信号G_N的使能期间部分重叠，驱动信号G_N+2的使能期间与驱动信号G_N+1的使能期间部分重叠。以下将配合图2以及图3，且控制信号S1可以为驱动信号G_N-2、控制信号S2可以为驱动信号G_N+2、控制信号S3可以为第N-1级驱动信号G_N-1以及控制信号S4可以为第N+1级驱动信号G_N+1的实施例来说明本发明的移位寄存器电路20实施例的运行方法。

在时段t₁，时脉信号CK1以及驱动信号G_N-2为使能电压电平，时脉信号CK2、驱动信号G_N-1、驱动信号G_N+1以及驱动信号G_N+2为禁能电压电平，因此晶体管T1开启，晶体管T2为关闭，驱动控制信号Q_N因为晶体管T1开启而由禁能电压电平转换为电压电平V₁。晶体管T3因为驱动控制信号Q_N为电压电平V₁而开启，但同时时脉信号CK2为禁能电压电平，驱动信号G因为时脉信号CK2而为禁能电压电平。晶体管T4因为驱动控制信号Q_N为第一电压电平V₁而开启，且同时驱动信号G_N+1为禁能电压电平，因此节点B因而维持在电压电平V_B1。晶体管T5因为驱动信号G_N-2而开启，且同时驱动信号G_N-1为禁能电压电平，因此节点A因而维持在电压电平V_A1，晶体管T6因为时脉信号CK1而开启，将驱动信号G维持于禁能电压电平。晶体管T9因为驱动控制信号Q_N而开启，因此将稳压控制信号P_N维持于禁能电压电平，晶体管T8以及晶体管T7相应为关闭。

在时段t₂时，时脉信号CK1、驱动信号G_N-1以及驱动信号G_N-2为使能电压电平，时脉信号CK2、驱动信号G_N+1以及驱动信号G_N+2为禁能电压电平，晶体管T1以及晶体管T2为关闭，晶体管T3因为驱动控制信号Q_N而开启，驱动信号G因为时脉信号CK2而为禁能电压电平。晶体管T4仍因为驱动信号G_N+1为禁能电压电平而将节点B维持在电压电平V_B1。晶体管T5因为驱动信号G_N-2而保持开启，同时驱动信号G_N-1为使能电压电平，节点A的电压电平因此转换为电压准为V_A2，并通过电容C2耦合至驱动控制信号Q_N，因此驱动控制信号Q_N的电位由电压电平V₁被转换为电压电平V₂。晶体管T6因为时脉信号CK1而开启，将驱动信号G维持于禁能电压电平。晶体管T9因为驱动控制信号Q_N而维持开启，晶体管T8以及晶体管T7维持为关闭。

在时段t₃时，驱动信号G_N-1为使能电压电平，时脉信号CK1、时脉信号CK2、驱动信号G_N-2、驱动信号G_N+1以及驱动信号G_N+2为禁能电压电平。晶体管T1以及晶体管T2维持关闭，晶体管T3维持开启，晶体管T4维持开启，晶体管T5因为驱动信号G_N-2而关闭，晶体管T6因为时脉信号CK1关闭，晶体管T9维持开启，稳压控制信号P_N维持于禁能电压电平，因此晶体管T7以及晶体管T8维持关闭。

在时段t₄时，时脉信号CK2以及驱动信号G_N-1为使能电压电平，时脉信号CK1、驱动信号G_N-2、驱动信号G_N+1以及驱动信号G_N+2为禁能电压电平。因此晶体管T1以及晶体管T2维持关闭，晶体管T3维持开启，且因为时脉信号CK2为使能电压电平，因此驱动信号G_N因为时脉信号CK2而转为使能电压电平。晶体管T4因为驱动控制信号Q_N维持开启，节点B维持在电压电平V_B1，晶体管T5维持关闭。晶体管T6因为时脉信号CK1维持关闭，晶体管T9维持开启，稳压控制信号P_N维持于禁能电压电平，因此晶体管T7以及晶体管T8维持关闭。在此时段中，由于时脉信号CK2转为使能电压电平，此使能电压电平会通过晶体管T3的寄生电容C_P1以及C_P2耦合至晶体管T3的控制端，因此驱动控制信号Q_N在此时段会由电压电平V₂转换为电压电平V₃。

在时段t₅时，时脉信号CK2、驱动信号G_N以及驱动信号G_N+1为使能电压电平，时脉信号CK1、驱动信号G_N-1、驱动信号G_N-2、以及驱动信号G_N+2为禁能电压电平。因此晶体管T1以及晶体管T2维持关闭，晶体管T3维持开启，驱动信号G_N维持为使能电压电平。晶体管T4因为驱动控制信号Q_N而维持开启，晶体管T5维持关闭，同时驱动信号G_N+1由禁能电压电平转换为使能电压电平，因此节点B的电位由电压电平V_B1转换为电压电平V_B2，且电压电平V_B1与电压电平V_B2的电位差会通过电容C1耦合至节点A，因此节点A的电位会由电压电平V_A2转换为电压电平V_A3，而电压电平V_A2与电压电平V_A3之间的电位差会再通过电容C2耦合至驱动控制信号Q_N，因此同时驱动控制信号Q_N的电位会由电压电平V₃转换为电压电平V₄。晶体管T9因为驱动控制信号Q_N维持开启，稳压控制信号P_N维持于禁能电压电平，因此晶体管T7以及晶体管T8维持关闭。

在时段t₆时，驱动信号G_N+1为使能电压电平，时脉信号CK1、时脉信号CK2、驱动信号G_N-1、驱动信号G_N-2以及驱动信号G_N+2为禁能电压电平。因此晶体管T1以及晶体管T2维持关闭，晶体管T3维持开启，但此时时脉信号CK2由使能电压电平转换为禁能电压电平，因此驱动信号G_N由使能电压电平转换为禁能电压电平，同时驱动控制信号Q_N由电压电平V₄转换为电压电平V₅。而由于驱动控制信号Q_N在时段t₅时被驱动信号G_N+1耦合至较高的电压电平V₄，因此在时段t₆时，虽然驱动控制信号Q_N由电压电平V₄转换为电压电平V₅，但晶体管T3依旧可保有相对优选的驱动能力，因此可快速的将驱动信号G_N由使能电压电平转换为禁能电压电平。晶体管T4因为驱动控制信号Q_N保持开启，节电B保持为电压电平V_B2，晶体管T5保持关闭。晶体管T6保持关闭，晶体管T9因为驱动控制信号Q_N维持开启，稳压控制信号P_N维持于禁能电压电平，因此晶体管T7以及晶体管T8维持关闭。

在时段t₇，时脉信号CK1、驱动信号G_N+1以及驱动信号G_N+2为使能电压电平，时脉信号CK2、驱动信号G_N-1以及驱动信号G_N-2为禁能电压电平。晶体管T1保持关闭，晶体管T2因为驱动信号G_N+2而开启，驱动控制信号Q_N因此由电压电平V5转换为禁能电压电平。晶体管T3、晶体管T4以及晶体管T5为关闭，晶体管T6因为时脉信号CK1而开启，将驱动信号G_N维持于禁能电压电平。晶体管T9因为驱动控制信号Q_N而关闭，此时由于时脉信号CK2为禁能电压电平，因此晶体管T7以及晶体管T8维持关闭。

在时段t₈时，时脉信号CK1以及驱动信号G_N+2为使能电压电平，时脉信号CK2、驱动信号G_N-1、驱动信号G_N-2以及驱动信号G_N+1为禁能电压电平。晶体管T1保持关闭，晶体管T2因为驱动信号G_N+2而维持开启。晶体管T3、晶体管T4以及晶体管T5为关闭，节点B因为驱动信号G_N+1而放电，晶体管T6因为时脉信号CK1而维持开启。晶体管T9因为驱动控制信号Q_N而关闭，时脉信号CK2为禁能电压电平，因此晶体管T7以及晶体管T8维持关闭。

在时段t₉时，时脉信号CK1、时脉信号CK2、驱动信号G_N-2、驱动信号G_N-1、驱动信号G_N+1以及驱动信号G_N+2为禁能电压电平。晶体管T1、晶体管T2、晶体管T3、晶体管T4以及晶体管T5为关闭，晶体管T6因为时脉信号CK1为禁能电压电平而关闭，晶体管T9因为驱动控制信号Q_N而关闭，时脉信号CK2为禁能电压电平，因此晶体管T7以及晶体管T8维持关闭。

在时段t₁₀时，时脉信号CK2为使能电压电平，时脉信号CK1、驱动信号G_N-2、驱动信号G_N-1、驱动信号G_N+1以及驱动信号G_N+2为禁能电压电平。晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5以及晶体管T6为关闭，晶体管T9因为驱动控制信号Q_N而关闭，而此时时脉信号CK2为使能电压电平，稳压控制信号P_N由禁能电压电平转换为使能电压电平，因此晶体管T7以及晶体管T8开启，晶体管T7将驱动信号G_N维持于禁能电压电平，晶体管T8将驱动控制信号Q_N维持于禁能电压电平，移位寄存器电路20结束其于单帧的操作。

综以上所述，本发明所提出的移位寄存器电路20实施例可以在上述的时段t₅使驱动控制信号Q_N被升压电路23耦合至较高的电压电平V₄，因此在时段t₆时，虽然驱动控制信号Q_N转换为电压电平V₅，但晶体管T3依旧可保有相对优选的驱动能力，因此可快速的将驱动信号G_N由使能电压电平转换为禁能电压电平，有效避免像素单元13在错误的时间被驱动信号开启，进而保持显示装置10的显示影像品质，提升观赏者的使用体验。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的构思和范围内，当可做些许的变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。