放电电路及其驱动方法、显示装置与流程

本发明属于显示技术领域，具体涉及一种放电电路及其驱动方法、显示装置。

背景技术：

GOA(Gate On Array，阵列基板行驱动)是直接将栅极驱动(Gate Driver)电路制作在阵列(Array)基板上的一种技术，其可以省去相应芯片和电路板的设置，对于降低成本和窄化边框都非常有利。

目前，大部分显示面板采用GOA设计，减少了公共电极端VCOM与显示面板的连接点的数量，致使在显示装置关机时，VCOM放电过慢，导致显示装置中有电荷残留，在液晶的两端形成电压差，造成电压-时间(V-T)曲线偏移，使显示装置再次开机时产生画面闪烁(Flicker)或残影，影响显示品质。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种能够避免显示装置中有电荷残留，从而提高显示品质的放电电路及其驱动方法、显示装置。

解决本发明技术问题所采用的技术方案是一种放电电路，包括：控制单元、延时单元、第一放电单元和第二放电单元；

所述控制单元连接控制信号输入端、第一节点、第三信号端、第四信号端、所述延时单元和所述第一放电单元，所述第一节点为所述控制单元、所述延时单元和所述第一放电单元之间连接的节点，所述控制单元用于对所述第一节点的电位进行控制；

所述延时单元还连接第一放电单元和第二放电单元，用于延迟所述第二放电单元的开启时间；

所述第一放电单元还连接数据信号端和公共电压端，用于在所述控制单元所输出的控制信号的控制下，将所述数据信号端的电位拉低至公共电压端的电位；

所述第二放电单元还连接公共电压端和第五信号端，用于在延时单元的控制下将所述公共电压端的电位和拉低后的所述数据信号端的电位释放。

其中，所述控制单元包括电压输出单元和子控制单元；

所述电压输出单元连接控制信号输入端、第一信号端、第二信号端和所述子控制单元，用于根据所述控制信号输入端输入的信号将所述第一信号端输入的信号或第二信号端输入的信号传输至所述子控制单元；

所述子控制单元还连接所述第一节点、第三信号端、第四信号端、所述延时单元和所述第一放电单元，用于在所述电压输出单元所输出的电压的控制下，输出控制信号。

其中，所述子控制单元包括第一晶体管和第二晶体管；其中所述第一晶体管和第二晶体管的开关特性相反；

所述第一晶体管的基极连接所述电压输出单元和所述第二晶体管的基极，所述第一晶体管的发射极连接所述第三信号端，所述第一晶体管的集电极连接所述第一节点；

所述第二晶体管的基极连接所述电压输出单元，所述第二晶体管的发射极连接所述第四信号端，所述第二晶体管的集电极连接所述第一节点。

其中，所述电压输出单元包括放大器；所述放大器的输入端连接所述控制信号输入端，所述放大器的正向输入端连接第一信号端，所述放大器的反向输入端连接第二信号端。

其中，所述第一放电单元包括第三晶体管，所述第三晶体管和所述第一晶体管的开关特性相同；

所述第三晶体管的基极连接所述第一节点和延时单元，所述第三晶体管的发射极连接公共电压端和第二放电单元，所述第三晶体管的集电极连接数据信号端。

其中，所述第二放电单元包括第四晶体管，所述第四晶体管和所述第一晶体管的开关特性相同；

所述第四晶体管的基极连接所述延时单元，所述第四晶体管的发射极连接公共电压端，所述第四晶体管的集电极连接所述延时单元和第五信号端。

其中，所述延时单元包括第一电阻和第二电阻；

所述第一电阻的第一端连接所述第一节点和第一放电单元，所述第一电阻的第二端连接所述第二电阻的第一端和第二放电单元；

所述第二电阻的第二端连接所述第五信号端和所述第二放电单元。

其中，所述延时单元还包括第三电容；

所述第三电容的第一端连接所述第一电阻的第二端、第二电阻的第一端和第二放电单元，所述第三电容的第二端连接所述第二放电单元、第二电阻的第二端和第五信号端。

其中，所述放电电路还包括第一稳压单元和第二稳压单元；

所述第一稳压单元连接所述控制单元、第四信号端、第二稳压单元、第五信号端和延时单元，用于为所述控制单元提供稳定电压；

所述第二稳压单元连接第一节点、第五信号端、第一放电单元和延时单元，用于为所述第一节点提供稳定电压。

其中，所述第一稳压单元包括第一电容；所述第二稳压单元包括第二电容；

所述第一电容的第一端连接所述控制单元、第四信号端，所述第一电容的第二端连接第二电容的第二端、第五信号端和延时单元；

所述第二电容的第一端连接第一节点、第一放电单元和延时单元，所述第二电容的第二端还连接第五信号端和延时单元。

作为另一技术方案，本发明还提供一种显示装置，包括上述任意一项所述的放电电路。

作为另一技术方案，本发明还提供一种放电电路的驱动方法，包括：

开机阶段：控制单元拉低第一节点的电位，以开启第一放电单元，使数据信号端的电位拉低至公共电压端的电位；通过延时单元延迟第二放电单元开启，使公共电压端的电位和所述数据信号端的电位释放；同时，对第一稳压单元、第二稳压单元和延时单元进行充电；

显示阶段：控制单元提升第一节点的电位，以关闭第一放电单和第二放电单元，使所述数据信号端、所述公共电压端和第五信号端之间相互断路；

关机阶段：在第一稳压单元和第二稳压单元的控制下，控制单元拉低第一节点的电位，以开启第一放电单元，使数据信号端的电位拉低至公共电压端的电位；通过延时单元延迟第二放电单元开启，使公共电压端的电位和所述数据信号端的电位释放。

本发明的放电电路及其驱动方法、显示装置中，该放电电路包括：控制单元、延时单元、第一放电单元和第二放电单元，控制单元、延时单元和第一放电单元之间的连接节点为第一节点，其中，控制单元控制第一放电单元的开启，以使第一放电单元能够将数据信号端的电位拉低至公共电压端的电位，控制单元和延时单元共同作用推迟第二放电单元的开启时间，以使第二放电单元将拉低电位后的数据信号端的残留电荷和公共电压端的残留电荷导出，避免在关机时因公共电压端放电过慢导致的显示装置中有电荷残留，在液晶两端形成电压差，以使再次开机时产生Flicker或残影的问题，从而提高显示品质。

附图说明

图1为本发明的实施例1的放电电路的结构示意图；

图2为本发明的实施例1的放电电路的电路原理图；

图3为本发明的实施例1的放电电路的工作时序图；

图4为本发明的实施例2的显示装置的结构示意图；

图5为本发明的实施例3的放电电路的驱动方法的流程示意图；

其中，附图标记为：1、控制单元；11、电压输出单元；12、子控制单元；2、延时单元；3、第一放电单元；4、第二放电单元；5、第一稳压单元；6、第二稳压单元；CN1、控制信号输入端；CN2、第一节点；VGH、第一信号端；VSS、第二信号端；AVDD、第三信号端；VGL、第四信号端；DATA、数据信号端；VCOM、公共电压端；GND、第五信号端；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；R1、第一电阻；R2、第二电阻；C1、第一电容；C2、第二电容；C3、第三电容。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

本发明实施例中的所采用的晶体管为三极管或其他特性的相同器件。按照三极管的特性区分可以将三极管分为PNP型和NPN型两种，在本发明实施例中，以下实施例中是以第一晶体管T1、第三晶体管T3和第四晶体管T4为PNP型三极管，第二晶体管T2为NPN型三极管进行说明的。若采用PNP型三极管，当向三极管的基极输入高电平时，三极管的发射极和集电极均为反向偏置，该三极管不导通，NPN型三极管则相反。可以想到的是，采用与本发明实施例中开关特性相反的三极管实现本发明的技术效果的方案，是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此，也是在本发明实施例的保护范围内的。

在本发明的实施例中，第一信号端VGH的电位为高电平，其是栅极的开启电位；第二信号端VSS的电位为低电平，且小于第四信号端VGL的电位；第三信号端AVDD的电位为高电平；第四信号端VGL的电位为低电平，其是栅极的关闭电位；第五信号端GND的电位为接地电压。

实施例1：

请参照图1至图3，本实施例提供一种放电电路，包括：控制单元1、延时单元2、第一放电单元3和第二放电单元4。

控制单元1连接控制信号输入端CN1、第一节点CN2、第三信号端AVDD、第四信号端VGL、延时单元2和第一放电单元3，第一节点CN2为控制单元1、延时单元2和第一放电单元3之间连接的节点，控制单元1用于对第一节点CN2的电位进行控制。

延时单元2还连接第一放电单元3和第二放电单元4，用于延迟第二放电单元4的开启时间。

第一放电单元3还连接数据信号端DATA和公共电压端VCOM，用于在控制单元1所输出的控制信号的控制下，将数据信号端DATA的电位拉低至公共电压端VCOM的电位。

第二放电单元4还连接公共电压端VCOM和第五信号端GND，用于在延时单元2的控制下将公共电压端VCOM的电位和拉低后的数据信号端DATA的电位释放。

从图1中可以看出，控制单元1、延时单元2和第一放电单元3均与上拉节点PU连接。

在开机阶段，控制信号输入端CN1向控制单元1输入高电平，控制单元1向第一节点CN2输入低电平，使第一放电单元3开启，数据信号端DATA和公共电极端VCOM形成通路，将数据信号端DATA的电位拉低至与公共电极端VCOM的电位相同，从而消除液晶两端的电压差；第二放电单元4在延时单元2的控制下晚于第一放电单元3开启，在第二放电单元4开启后，将拉低后的数据信号端DATA的残留电荷和公共电极端VCOM的残留电荷通过第五信号端GND释放。

在显示阶段，控制信号输入端CN1向控制单元1输入低电平，控制单元1向第一节点CN2输入高电平，使第一放电单元3和第二放电单元4关闭，以使公共电压端VCOM、数据信号端DATA和第五信号端GND之间相互断路，即不放电，但在显示阶段，公共电压端VCOM、数据信号端DATA和第五信号端GND均有信号输入至显示面板。

在关机阶段，控制信号输入端CN1向控制单元1输入高电平，控制单元1向第一节点CN2输入低电平，使第一放电单元3开启，数据信号端DATA和公共电极端VCOM形成通路，将数据信号端DATA的电位拉低至与公共电极端VCOM的电位相同，从而消除液晶两端的电压差；第二放电单元4在延时单元2的控制下晚于第一放电单元3开启，在第二放电单元4开启后，将拉低后的数据信号端DATA的残留电荷和公共电极端VCOM的残留电荷通过第五信号端GND释放。因此，在该放电电路中，通过第一放电单元3和第二放电单元4将数据信号端和公共电压端的残留电荷导出，避免在关机时因公共电压端放电过慢导致的显示装置中有电荷残留，在液晶两端形成电压差，以使再次开机时就会产生Flicker或残影的问题，从而提高显示品质。

其中，控制单元1包括电压输出单元11和子控制单元12。

电压输出单元11连接控制信号输入端CN1、第一信号端VGH、第二信号端VSS和子控制单元12，用于根据控制信号输入端CN1输入的信号将第一信号端VGH输入的信号或第二信号端VSS输入的信号传输至子控制单元12。

子控制单元12还连接第一节点CN2、第三信号端AVDD、第四信号端VGL、延时单元2和第一放电单元3，用于在电压输出单元11所输出的电压的控制下，输出控制信号。

如图2所示，其中，子控制单元12包括第一晶体管T1和第二晶体管T2；第一晶体管T1和第二晶体管T2的开关特性相反；第一晶体管T1的基极连接电压输出单元11和第二晶体管T2的基极，第一晶体管T1的发射极连接第三信号端AVDD，第一晶体管T1的集电极连接第一节点CN2。

第二晶体管T2的基极连接电压输出单元11，第二晶体管T2的发射极连接第四信号端VGL，第二晶体管T2的集电极连接第一节点CN2。

其中，电压输出单元11包括放大器；放大器的输入端连接控制信号输入端CN1，放大器的正向输入端连接第一信号端VGH，放大器的反向输入端连接第二信号端VSS。

其中，第一放电单元3包括第三晶体管T3，第三晶体管T3和第一晶体管T1的开关特性相同；第三晶体管T3的基极连接第一节点CN2和延时单元2，第三晶体管T3的发射极连接公共电压端VCOM和第二放电单元4，第三晶体管T3的集电极连接数据信号端DATA。

其中，第二放电单元4包括第四晶体管T4，第四晶体管T4和第一晶体管T1的开关特性相同；第四晶体管T4的基极连接延时单元2，第四晶体管T4的发射极连接公共电压端VCOM，第四晶体管T4的集电极连接延时单元2和第五信号端GND。

其中，延时单元2包括第一电阻R1和第二电阻R2；第一电阻R1的第一端连接第一节点CN2和第一放电单元3，第一电阻R1的第二端连接第二电阻R2的第一端和第二放电单元4；第二电阻R2的第二端连接第五信号端GND和第二放电单元4。

其中，延时单元2还包括第三电容C3；第三电容C3的第一端连接第一电阻R1的第二端、第二电阻R2的第一端和第二放电单元4，第三电容C3的第二端连接第二放电单元4、第二电阻R2的第二端和第五信号端GND。

其中，放电电路还包括第一稳压单元5和第二稳压单元6。

第一稳压单元5连接控制单元1、第四信号端VGL、第二稳压单元6、第五信号端GND和延时单元2，用于为控制单元1提供稳定电压。

第二稳压单元6连接第一节点CN2、第五信号端GND、第一放电单元3和延时单元2，用于为第一节点CN2提供稳定电压。

其中，第一稳压单元5包括第一电容C1；第二稳压单元6包括第二电容C2。

第一电容C1的第一端连接控制单元1、第四信号端VGL，第一电容C1的第二端连接第二电容C2的第二端、第五信号端GND和延时单元2；第二电容C2的第一端连接第一节点CN2、第一放电单元3和延时单元2，第二电容C2的第二端还连接第五信号端GND和延时单元2。

具体的，以下根据如图3所示的时序图，对本实施例的放电电路的工作原理进行说明。

在开机阶段，控制信号输入端CN1向放大器输入高电平，放大器的正向输入端所输入的高电平信号从输出端输出时并非直接到达VGH，而是从低电平缓缓升至VGH的，同时在该过程中与第一晶体管T1的集电极连接的第三信号端所输入的电压，也并非是直接到达AVDD，同样是从低电平缓缓升至AVDD的，其中，AVDD小于VGH，当放大器的正向输入端所输入的高电平信号的电压大于第三信号端AVDD的电压时，第一晶体管T1的发射极反向偏置，集电极反向偏置，第一晶体管T1不导通；而此时，第四信号端VGL输出负向电压，第二晶体管T2的发射极正向偏置，集电极正向偏置，第二晶体管T2导通，由于第二晶体管T2导通，使第一节点CN2与第四信号端VGL连通，以将第一节点CN2的电位拉低为低电平；由于第一节点CN2的电位为低电平，第三晶体管T3发射极正向偏置，集电极正向偏置，第三晶体管T3导通，使数据信号端DATA与公共电压端VCOM形成通路，将数据信号端DATA的电位拉低至公共电压端VCOM的电位，即使数据信号端DATA和公共电压端VCOM达到同一电压；第一电阻R1和第二电阻R2对流向第四晶体管T4的电压进行分压，使第四晶体管T4晚于第三晶体管T3开启，当第四晶体管T4导通后，拉低后的数据信号端DATA的电压和公共电压端VCOM的电压同时通过第五信号端GND释放。在本阶段内，第一电容C1、第二电容C2和第三电容C3均进行充电。

在显示阶段，控制信号输入端CN1向放大器输入低电平，放大器在第二信号端VSS的控制下向第一晶体管T1和第二晶体管T2输出低电平，由于第二信号端VSS的电位小于第四信号端VGL的电位，第二晶体管T2的发射极反向偏置，集电极反向偏置，第二晶体管T2不导通；第一晶体管T1的发射极正向偏置，集电极正向偏置，第一晶体管T1导通，将第一节点CN2的电位拉高为高电平，第三晶体管T3和第四晶体管T4不导通，故数据信号端DATA、公共电压端VCOM和第五信号端GND之间相互断路(此时，数据信号端DATA、公共电压端VCOM和第五信号端GND均有信号输入至显示面板，以使显示面板进行正常显示)。

在关机阶段，控制信号输入端CN1向放大器输入高电平，放大器在第一信号端VGH的控制下向第一晶体管T1和第二晶体管T2输出高电平，第一晶体管T1的发射极反向偏置，集电极反向偏置，第一晶体管T1不导通；而此时，第四信号端VGL逐渐变为0，第一电容C1为第二晶体管的发射极提供稳定电压，第二晶体管T2的发射极正向偏置，集电极正向偏置，第二晶体管T2导通，由于第二晶体管T2导通，使第一节点CN2与第一电容C1连通，以将第一节点CN2的电位拉低为低电平；由于第一节点CN2的电位为低电平(第二电容C2为第一节点CN2提供稳定电压)，第三晶体管T3发射极正向偏置，集电极正向偏置，第三晶体管T3导通，使数据信号端DATA与公共电压端VCOM形成通路，将数据信号端DATA的电位拉低至公共电压端VCOM的电位，即，使数据信号端DATA和公共电压端VCOM达到同一电压，消除数据信号端DATA和公共电压端VCOM之间的电压差；第三电容C3为第一电阻R1和第二电阻R2提供稳定电压，以供第一电阻R1和第二电阻R2对流向第四晶体管T4的电压进行分压，使第四晶体管T4晚于第三晶体管T3开启，当第四晶体管T4导通后，拉低后的数据信号端DATA的电压和公共电压端VCOM的电压同时通过第五信号端GND释放，避免造成电荷在显示面板中残留。

需要说明的是，由于第一电容C1和第二电容C2需要分别为第二晶体管T2和第一节点CN2提供稳定电压，因此，第一电容C1和第二电容C2的电容值都应较大；第一电阻R1和第二电阻R2的阻值与使数据信号端DATA和公共电压端VCOM达到同一电压的时间相关，可根据实际情况计算得出，在此不再赘述。

本实施例的放电电路，包括：控制单元、延时单元、第一放电单元和第二放电单元，控制单元、延时单元和第一放电单元之间的连接节点为第一节点，其中，控制单元控制第一放电单元的开启，以使第一放电单元能够将数据信号端的电位拉低至公共电压端的电位，控制单元和延时单元共同作用推迟第二放电单元的开启时间，以使第二放电单元将拉低电位后的数据信号端的残留电荷和公共电压端的残留电荷导出，避免在关机时因公共电压端放电过慢导致的显示装置中有电荷残留，在液晶两端形成电压差，以使再次开机时产生Flicker或残影的问题，从而提高显示品质。

实施例2：

请参照图4，本实施例提供一种显示装置，包括实施例1的放电电路。显示装置可以为：液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本实施例的显示装置包括实施例1的放电电路，详细描述可参照实施例1的放电电路，在此不再赘述。

本实施例的显示装置，包括实施例1的放电电路，该放电电路包括：控制单元、延时单元、第一放电单元和第二放电单元，控制单元、延时单元和第一放电单元之间的连接节点为第一节点，其中，控制单元控制第一放电单元的开启，以使第一放电单元能够将数据信号端的电位拉低至公共电压端的电位，控制单元和延时单元共同作用推迟第二放电单元的开启时间，以使第二放电单元将拉低电位后的数据信号端的残留电荷和公共电压端的残留电荷导出，避免在关机时因公共电压端放电过慢导致的显示装置中有电荷残留，在液晶两端形成电压差，以使再次开机时产生Flicker或残影的问题，从而提高显示品质。

实施例3：

请参照图5，本实施例提供一种放电电路的驱动方法，包括：

开机阶段：控制单元拉低第一节点的电位，以开启第一放电单元，使数据信号端的电位拉低至公共电压端的电位；通过延时单元延迟第二放电单元开启，使公共电压端的电位和数据信号端的电位释放；同时，对第一稳压单元、第二稳压单元和延时单元进行充电。

显示阶段：控制单元提升第一节点的电位，以关闭第一放电单和第二放电单元，使数据信号端、公共电压端和第五信号端之间相互断路。

关机阶段：在第一稳压单元和第二稳压单元的控制下，控制单元拉低第一节点的电位，以开启第一放电单元，使数据信号端的电位拉低至公共电压端的电位；通过延时单元延迟第二放电单元开启，使公共电压端的电位和数据信号端的电位释放。

本实施例的放电电路的驱动方法，用于驱动实施例1的放电电路，详细描述可参照实施例1的放电电路，在此不再赘述。

本实施例的放电电路的驱动方法，用于驱动实施例1的放电电路，该放电电路包括：控制单元、延时单元、第一放电单元和第二放电单元，控制单元、延时单元和第一放电单元之间的连接节点为第一节点，其中，控制单元控制第一放电单元的开启，以使第一放电单元能够将数据信号端的电位拉低至公共电压端的电位，控制单元和延时单元共同作用推迟第二放电单元的开启时间，以使第二放电单元将拉低电位后的数据信号端的残留电荷和公共电压端的残留电荷导出，避免在关机时因公共电压端放电过慢导致的显示装置中有电荷残留，在液晶两端形成电压差，以使再次开机时产生Flicker或残影的问题，从而提高显示品质。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。