本公开涉及显示技术领域，具体地涉及一种电平转换电路、显示装置和驱动方法。
背景技术：
近年来，随着半导体科技的蓬勃发展，便携式电子产品及平面显示器产品也随之兴起。薄膜晶体管(薄膜晶体管)液晶显示器由于具有操作电压低、无辐射线散射、重量轻、以及体积小等优点，已逐渐成为各种数据产品的标准输出设备。薄膜晶体管液晶显示器一般由水平和垂直两个方向排列的像素矩阵构成。当薄膜晶体管液晶显示器进行显示时，需要产生栅极输入信号，并且从第一行到最后一行依次扫描各行像素。在薄膜晶体管液晶显示器中，通过适当的移位寄存器来完成这一工作。通常，移位寄存器是由多级移位寄存器单元串联构成，其中，前一级移位寄存器单元的输出信号用作后一级移位寄存器的输入信号。
为了降低薄膜晶体管液晶显示器的制作成本，业内厂商通过非晶硅工艺直接在面板的玻璃基板上制作多级非晶硅移位寄存器和栅极驱动电路(即，GOA驱动电路)，以取代常规的栅极驱动器，从而降低液晶显示器制作成本。
在GOA驱动电路中，输入一组单纯的STV(帧起始信号)和CLK(时钟控制信号)，通过面板上的级联电路实现栅极信号逐级传输，STV和CLK信号的输出电平均相同，但实际上，由于薄膜晶体管面板扇出区域电阻不同和面板制程特性差异，容易使奇偶行的充电电压产生差别，从而在面板上出现由于充电不足而导致的垂直线(vertical line)不良现象。
技术实现要素：
为了解决现有技术中存在的上述问题，本公开提出了一种电平转换电路、显示装置和驱动方法。
根据本公开的一个方面，提出了一种用于显示面板的栅极驱动电路的电平转换电路。所述电平转换电路包括电平转换单元、电源切换单元及控制单元。所述电平转换单元用于接收来自外部的第一信号，从所述电源切换单元接收第一驱动电平，将所接收到的第一信号转换为第一驱动电平，所述第一驱动电平大于所述第一信号的电压，并将所述第一驱动电平作为所述栅极驱动电路的驱动信号输出至所述栅极驱动电路。所述电源切换单元用于接收来自外部的N个候选第一电平，从所述控制单元接收控制信号，并根据所接收到的控制信号，选择所述N个候选第一电平之一，作为所述第一驱动电平输出至所述电平转换单元，其中N是大于等于2的整数。
在一个实施例中，所述电平转换单元还用于从所述电源切换单元接收第二驱动电平，将所接收到的第一信号转换为第二驱动电平，并将所述第二驱动电平作为所述栅极驱动电路的驱动信号输出至所述栅极驱动电路。所述电源切换单元还用于接收来自外部的N个候选第二电平，并根据所接收到的所述控制信号，选择所述N个候选第二电平之一，作为所述第二驱动电平输出至所述电平转换单元。
在一个实施例中，所述显示面板的像素行分为多组，每一像素行对应于一个栅极驱动单元，每一组像素行对应于一个电平转换单元和一个电源切换单元，所述控制单元根据像素行分组，分别向与不同像素行组对应的电源切换单元输出不同的控制信号，以使所述电源切换单元输出不同的第一驱动电平和/或不同的第二驱动电平。
在一个实施例中，所述像素行分为奇数行和偶数行两组。
在一个实施例中，所述N个候选第一电平与所述N个候选第二电平一一对应，所述电源切换单元基于所述控制信号选择彼此对应的候选第一电平和候选第二电平。
在一个实施例中，电源切换单元包括：N个第一晶体管，每个第一晶体管与一个候选第一电平对应。每个第一晶体管的源极与对应的候选第一电平相连，栅极与所述控制信号相连，漏极与所述电平转换单元相连，并在所述第一晶体管导通时，向所述电平转换单元输出对应的候选第一电平，作为所述第一驱动电平。
在一个实施例中，所述电源切换单元包括：N个第二晶体管，每个第二晶体管与一个候选第二电平对应。每个第二晶体管的源极与对应的候选第二电平相连，栅极与所述控制信号相连，漏极与所述电平转换单元相连，并在所述第二晶体管导通时，向所述电平转换单元输出对应的候选第二电平，作为所述第二驱动电平。
在一个实施例中，在电平转换单元中，所述输出端在所述第一信号为高电平时输出等于所述第一驱动电平的输出电平，在所述第一信号为低电平时输出等于所述第二驱动电平的输出电平。
在一个实施例中，在电源切换单元中，所述控制单元每次控制所述N个第一晶体管中的一个导通。
在一个实施例中，在电源切换单元中，所述控制单元每次控制所述N个第二晶体管中的一个导通。
在一个实施例中，所述控制信号是基于像素行中的薄膜晶体管的实际栅极驱动电压而产生的。
在一个实施例中，所述第一信号包括帧起始信号和/或时钟控制信号。
在一个实施例中，所述电平转换单元包括电平状态传递单元和第二电平驱动单元。所述电平状态传递单元接收所述第一信号，并将所述第一信号的高电平和低电平传递至第二电平驱动单元。所述第二电平驱动单元接收所述第一驱动电平和所述第二驱动电平，并根据所述第一信号的高电平和低电平输出第二信号，所述第二信号的高电平和低电平对应于所述第一驱动电平和所述第二驱动电平。
在一个实施例中，所述电平状态传递单元包括：第一信号正相输入单元，用于接收第一信号的正相电平信号；第一信号反相输入单元，用于接收第一信号的反相电平信号；第一状态互锁单元，接收第二驱动电平，并通过互锁结构维持所述第一信号的电平状态不变，并输出电平信号。
在一个实施例中，所述第二电平驱动单元包括：第二信号正相输入单元，用于接收第一互锁单元输出的正相电平信号以及第一驱动电平；第二信号反相输入单元，用于接收第一互锁单元输出的反相电平信号以及第一驱动电平；第二状态互锁单元，接收第二驱动电平，通过互锁结构维持所述第一互锁单元输出的电平信号的电平状态不便，并输出所述第二信号。
在一个实施例中，所述第一信号正相输入单元包括第一薄膜晶体管(薄膜晶体管)和第二薄膜晶体管，第一薄膜晶体管的源极和第二薄膜晶体管的源极均连接第一电压，第一薄膜晶体管的漏极连接第二薄膜晶体管的栅极，第一薄膜晶体管的栅极连接正相的第一信号；所述第一信号反相输入单元包括第三薄膜晶体管和第四薄膜晶体管，第三薄膜晶体管的源极和第四薄膜晶体管的源极均连接第一电压，第三薄膜晶体管的漏极连接第四薄膜晶体管的栅极，第三薄膜晶体管的栅极连接反相的第一信号；所述第一状态互锁单元包括第五薄膜晶体管和第六薄膜晶体管，第五薄膜晶体管的栅极连接第四薄膜晶体管的漏极，第五薄膜晶体管的源极连接第二薄膜晶体管的漏极，第六薄膜晶体管的栅极连接第二薄膜晶体管的漏极，第六薄膜晶体管的源极连接第四薄膜晶体管的漏极，第五薄膜晶体管的漏极和第六薄膜晶体管的漏极均接第二驱动电平。
在一个实施例中，第二信号正相输入单元包括第七薄膜晶体管和第八薄膜晶体管，第七薄膜晶体管的栅极连接第二薄膜晶体管的漏极，第七薄膜晶体管的漏极连接第八薄膜晶体管的栅极，第七薄膜晶体管和第八薄膜晶体管的源极均连接第一驱动电平，第八薄膜晶体管的漏极连接用于输出正相的第二信号的输出端；第二信号反相输入单元包括第九薄膜晶体管和第十薄膜晶体管，第九薄膜晶体管的栅极连接第四薄膜晶体管的漏极，第九薄膜晶体管的漏极连接第十薄膜晶体管的栅极，第九薄膜晶体管和第十薄膜晶体管的源极均连接第一驱动电平，第十薄膜晶体管的漏极连接用于输出反相的第二信号的输出端；第二状态互锁单元包括第十一薄膜晶体管和第十二薄膜晶体管，第十一薄膜晶体管的栅极连接第十薄膜晶体管的漏极，第十一薄膜晶体管的源极连接第八薄膜晶体管的漏极，第十二薄膜晶体管的栅极连接第八薄膜晶体管的漏极，第十二薄膜晶体管的源极连接第十薄膜晶体管的漏极，第十一薄膜晶体管的漏极和第十二薄膜晶体管的漏极均接第二驱动电平。
根据本公开的又一方面，提供了一种显示装置，包括根据上述实施例所述的电平转换电路。
根据本公开的又一方面，提供了一种针对根据上述实施例所述的电平转换电路的驱动方法，包括：基于控制信号使电源切换单元输出所述N个候选第一电平之一，作为所述第一驱动电平；使电平转换单元在接收到高电平的所述第一信号时输出等于所述第一驱动电平的输出电平。
在一个实施例中，所述驱动方法还包括：基于控制信号使电源切换单元输出所述N个候选第二电平之一，作为所述第二驱动电平；使电平转换单元在接收到低电平的第一信号时输出等于所述第二驱动电平的输出电平。
在一个实施例中，所述驱动方法还包括：根据像素薄膜晶体管的实际栅极驱动电压产生更新的控制信号；根据所述更新的控制信号，将电源切换单元输出的第一驱动电平切换为另一候选第一电平。
在一个实施例中，所述驱动方法还包括：根据所述更新的控制信号，将电源切换单元输出的第二驱动电平切换为另一候选第二电平。
附图说明
图1示出了根据本公开一个实施例的一种GOA驱动电路的级联图。
图2示出了根据本公开一个实施例的一种电平转换电路的电路图。
图3示出了垂直线不良情况的示意图。
图4示出了根据本公开一个实施例的电平转换电路的电路图。
图5示出了图4所示的电平转换电路中的电源切换单元的电路图。
图6示出了根据本公开另一实施例的电平转换电路的电路图。
图7示出了图6所示的电平转换电路中的电源切换单元的电路图。
图8示出了根据本公开实施例的电平转换电路的驱动方法的流程图。
图9示出了图2的电平转换电路的示例性详细电路图。
具体实施方式
下面将详细描述本公开的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本公开。在以下描述中，为了提供对本公开的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本公开。在其他实例中，为了避免混淆本公开，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本公开至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
以下参考附图对本公开进行具体描述。
首先，图1示出了根据本公开实施例的一种GOA驱动电路100的级联图。所述GOA驱动电路100包括多个栅极驱动单元(即，移位寄存器)和一个电平转换电路。从图1可以看出，第奇数个栅极驱动单元(栅极驱动单元1、栅极驱动单元3、栅极驱动单元5、栅极驱动单元7等)和第偶数个栅极驱动单元(栅极驱动单元2、栅极驱动单元4、栅极驱动单元6、栅极驱动单元8等)分别级联于显示面板的两侧，其分别对第奇数个和第偶数个像素行进行驱动。帧起始信号STV1和STV2分别输入到栅极驱动单元1和栅极驱动单元2，时钟信号线CLK1和CLKB1为奇数行的栅极驱动单元提供时钟信号，CLK2和CLKB2为偶数行的栅极驱动单元提供时钟信号。STV1、STV2、CLK1、CLK2、CLKB1和CLKB2在输入到各栅极驱动单元之前首先通过电平转换电路进行电平转换。
图2示出了根据本公开实施例的一种电平转换电路200的电路图。该电平转换电路200的信号输入端从第一信号端接收具有输入逻辑参考电平(如3.3V或者1.8V)的第一信号(比如，STV1、STV2、CLK1、CLK2、CLKB1和CLKB2)，第一电平输入端输入VGH，第二电平输入端输入VGL。根据输入的逻辑参考电平是高电平还是低电平，电平转换电路200输出等于VGH或VGL的第二信号，作为第一信号(STV1、STV2、CLK1、CLK2、CLKB1和CLKB2)的转换后的输出电平。在另一实施例中，电平转换电路200还可包括栅极脉冲调制电路，该栅极脉冲调制电路连接在运算放大器与输出端之间，用来实现所谓的消脚功能。在一个实施例中，电平转换电路200可以通过运算放大器来实现。在其他实施例中，电平转换电路200可以通过其他原理来实现。
图9示出了图2所述的电平转换电路200的一种示例性结构。该电路结构包括位于图9左侧的电平状态传递单元和位于图9右侧的第二电平驱动单元。VINA为第一电平正相输入端，用于输入正相电平。VINB为第一电平反相输入端，用于输入反相电平。VINA和VINB的输入对应于图2中的输入逻辑参考电平(即，第一信号)。OUTA为第二电平正相输出端，用于输出第二正相电平，OUTB为第二电平反相输出端，用于输出第二反相电平。OUTA和OUTB的输出对应于图2中的转换后的输出电平(即，第二信号)。VDD和VSS为第一信号的高电平和低电平，VGH和VEE为第二信号的高电平和低电平。
在电平状态传递单元中：
第一信号正相输入单元包括：第一薄膜晶体管M1和第二薄膜晶体管M2。第一薄膜晶体管M1的源极和第二薄膜晶体管M2的源极均连接第一电压VDD，第一薄膜晶体管M1的漏极连接第二薄膜晶体管M2的栅极，所述第一薄膜晶体管M1的栅极连接第一电平正相输入端VINA。
第一信号反相输入单元包括：第三薄膜晶体管M3和第四薄膜晶体管M4。第三薄膜晶体管M3的源极和第四薄膜晶体管M4的源极均连接第一电压VDD，第三薄膜晶体管M3的漏极连接第四薄膜晶体管M4的栅极，第三薄膜晶体管M3的栅极连接第一电平反相输入端VINB。
第一状态互锁单元包括：第五薄膜晶体管M5和第六薄膜晶体管M6。第五薄膜晶体管M5的栅极连接第四薄膜晶体管M4的漏极，第五薄膜晶体管M5的源极连接第二薄膜晶体管M2的漏极，第六薄膜晶体管M6的栅极连接第二薄膜晶体管M2的漏极，第六薄膜晶体管M6的源极连接第四薄膜晶体管M4的漏极，第五薄膜晶体管M5的漏极和第六薄膜晶体管M6的漏极均接负压VEE。
其中，可以将第一薄膜晶体管M1的栅极作为第一电平正相输入端VINA，将第二薄膜晶体管M2的漏极作为第一电平正相输出端，用于将输入电平的高低状态传递至第二电平驱动单元。可以将第三薄膜晶体管M3的栅极作为第一电平反相输入端VINB，将第四薄膜晶体管M4的漏极作为第一电平反相输出端，用于将输入电平的高低状态传递至第二电平驱动单元。由第五薄膜晶体管M5和第六薄膜晶体管M6构成的第一状态互锁单元用于保持第一电平正相输出端(图9中A点)和第一电平反相输出端(图9中B点)的电平状态。
在第二电平驱动单元中：
第二信号正相输入单元包括：第七薄膜晶体管M7和第八薄膜晶体管M8。第七薄膜晶体管M7的栅极连接第二薄膜晶体管M2的漏极，第七薄膜晶体管M7的漏极连接第八薄膜晶体管M8的栅极，第七薄膜晶体管M7和第八薄膜晶体管M8的源极均连接第二电压VGH，第八薄膜晶体管M8的漏极连接第二电平正相输出端OUTA。
第二信号反相输入单元包括：第九薄膜晶体管M9和第十薄膜晶体管M10。第九薄膜晶体管M9的栅极连接第四薄膜晶体管M4的漏极，第九薄膜晶体管M9的漏极连接第十薄膜晶体管M10的栅极，第九薄膜晶体管M9和第十薄膜晶体管M10的源极均连接第二电压VGH，第十薄膜晶体管M10的漏极连接第二电平反相输出端OUTB。
第二状态互锁单元包括：第十一薄膜晶体管M11和第十二薄膜晶体管M12。第十一薄膜晶体管M11的栅极连接第十薄膜晶体管M10的漏极，第十一薄膜晶体管M11的源极连接第八薄膜晶体管M8的漏极，第十二薄膜晶体管M12的栅极连接第八薄膜晶体管M8的漏极，第十二薄膜晶体管M12的源极连接第十薄膜晶体管M10的漏极，第十一薄膜晶体管M11的漏极和第十二薄膜晶体管M12的漏极均接负压VEE。
该第二电平驱动单元中，可以将第七薄膜晶体管M7的栅极作为接收第一电平正相输出端(图9中A点)传递过来的电平的接收端，将第八薄膜晶体管M8的漏极作为第二电平正相输出端OUTA。可以将第九薄膜晶体管M9的栅极作为接收第一电平反相输出端(图9中B点)传递过来的电平的接收端，将第十薄膜晶体管M10的漏极作为第二电平反相输出端OUTB。由第十一薄膜晶体管M11和第十二薄膜晶体管M12构成的第二状态互锁单元用于保持第二电平正相输出端和第二电平反相输出端输出的电平状态。
本领域技术人员应该理解的是，电平转换电路200的电路结构和实现原理不限于图9中所示的示例，其同样可以通过其他的电路结构或原理来实现。
在图1所示的GOA驱动电路100中，在理想情况下，奇数行和偶数行的驱动电压应该是相同的，从而经过相同的驱动时间才能产生相同的奇偶行亮度。然而，奇数行栅极驱动单元和偶数行栅极驱动单元位于面板的两侧，由于面板扇出区域电阻不同和面板制程特性差异，容易使奇偶行的充电电压产生差别，从而在面板上出现由于奇偶行亮度差导致的垂直线不良现象。图3示出了垂直线不良情况的示意图。从图3中可以看出，奇数行偏暗，而偶数行偏亮。从薄膜晶体管驱动原理来看，假定液晶的驱动电压是4.2V，如果奇数行和偶数行都能充电到4.2V，则奇偶行的亮度相同。若二者充电电压不同，如奇数行4.0V，偶数行4.2V，就会导致图3所示的显示效果。
为了解决这一垂直线不良现象，本申请实施例提出一种用于显示面板的栅极驱动电路的电平转换电路。所述电平转换电路包括电平转换单元、电源切换单元及控制单元。所述电平转换单元用于接收来自外部的第一信号，从所述电源切换单元接收第一驱动电平，将所接收到的第一信号转换为第一驱动电平，所述第一驱动电平大于所述第一信号的电压，并将所述第一驱动电平作为所述栅极驱动电路的驱动信号输出至所述栅极驱动电路。所述电源切换单元用于接收来自外部的N个候选第一电平，从所述控制单元接收控制信号，并根据所接收到的控制信号，选择所述N个候选第一电平之一，作为所述第一驱动电平输出至所述电平转换单元，其中N是大于等于2的整数。
在一个实施例中，显示面板的像素行可分为多组。每一像素行对应于一个栅极驱动单元。每一组像素行对应于一个电平转换单元和一个电源切换单元，所述控制单元根据像素行分组，分别向与不同像素行组对应的电源切换单元输出不同的控制信号，以使所述电源切换单元输出不同的第一驱动电平和/或不同的第二驱动电平。
为了描述方便，以下以电平转换单元的数量为2且N等于2的情况作为示例对上述实施例的电平转换电路的结构进行说明。通过以下描述，本领域技术人员同样能够理解如何实现电平转换单元的数量等于1或大于2和/或N大于2时的电平转换电路的实现方式。
图4示出了根据本公开的一个实施例的具有2个候选第一电平输入端和2个候选第二电平输入端的电平转换电路400的电路图。该电平转换电路400可应用于图1中，作为电平转换电路。电平转换电路400包括两个电平转换单元410-1和410-2、两个电源切换单元420-1和420-2以及控制单元430。
电平转换单元410-1和410-2分别用于将针对奇数行的第一信号(比如，图1中的STV1、CLK1、CLKB1)和针对偶数行的第一信号(比如，图1中的STV2、CLK2、CLKB2)转换成用于栅极驱动电路的栅极驱动电平。电平转换单元410-1的第一输入端接收输入的奇数行第一信号，其第一电平输入端接收第一驱动电平VGHO，第二电平输入端接收第二驱动电平VGLO，输出端向栅极驱动电路的信号输入端输出输出电平。基于所输入的第一信号是高电平还是低电平，输出电平等于VGHO或VGLO。类似地，电平转换单元410-2的第一输入端接收输入的偶数行第一信号，其第一电平输入端接收第一驱动电平VGHE，第二电平输入端接收第二驱动电平VGLE，输出端向栅极驱动电路的信号输入端输出输出电平。基于所输入的第一信号是高电平还是低电平，输出信号等于VGHE或VGLE。在一个实施例中，电平转换单元410-1和410-2中的每一个都可以实现为如图8所示的电路结构。在另一实施例中，电平转换单元410-1和410-2中的每一个都可以实现为运算放大器，比如轨到轨运算放大器。
虽然图4的实施例中描述了电平转换单元(410-1或410-2)接收第一驱动电平和第二驱动电平两者，但应该理解的是，在其他实施例中，电平转换单元可以只接收第一驱动电平。从而，电平转换单元将所接收的第一信号转换为第一驱动电平，并将第一驱动电平作为栅极驱动电路的驱动信号输出至栅极驱动电路。
在一个实施例中，所述第一驱动电平VGHO和VGHE高于所述第一信号的高电平。
电源切换单元420-1和420-2与电平转换单元410-1和410-2分别对应。电源切换单元420-1和420-2均包括2个候选第一电平输入端，分别用于接收2个候选第一电平。具体地，电源切换单元420-1接收高电平VGH1和VGH2；电源切换单元420-2接收高电平VGH3和VGH4。
在一个实施例中，VGH3可以等于VGH1，VGH4可以等于VGH2。
电源切换单元420-1和420-2还包括控制信号输入端，用于接收来自控制单元430的控制信号。
电源切换单元420-1和420-2还包括第一电平输出端和第二电平输出端。在电源切换单元420-1中，第一电平输出端输出第一驱动电平VGHO，第二电平输出端输出第二驱动电平VGLO。在一个实施例中，电源切换单元420-1在所述控制信号的控制下，输出等于高电平VGH1和VGH2之一的输出电平，作为第一驱动电平VGHO。第二驱动电平VGLO是由第电源切换单元420-1直接产生的或从外部接收的。在一个实施例中，电平转换单元直接从外部接收第二驱动电平VGLO。
类似地，在电源切换单元420-2中，第一电平输出端输出第一驱动电平VGHE，第二电平输出端输出第二驱动电平VGLE。在一个实施例中，电源切换单元420-2在所述控制信号的控制下，输出等于高电平VGH3和VGH4之一的输出电平，作为第一驱动电平VGHE。第二驱动电平VGLE是由第电源切换单元420-2直接产生的或从外部接收的。在一个实施例中，电平转换单元直接从外部接收第二驱动电平VGLE。
控制单元430向电源切换单元420-1和420-2输出控制信号。在一个实施例中，控制信号是基于各组像素行(奇数行和偶数行)中的像素薄膜晶体管的实际栅极驱动电压而产生的。比如，当奇数行的实际栅极驱动电压低于偶数行的实际栅极驱动电压时，控制信号使得电源切换单元420-1输出等于VGH1和VGH2中具有较高电平的一个的输出电平，和/或使得电源切换单元420-2输出等于VGH3和VGH4中具有较低电平的一个的输出电平。相反地，当奇数行的实际栅极驱动电压高于偶数行的实际栅极驱动电压时，控制信号使得电源切换单元420-1输出等于VGH1和VGH2中具有较低电平的一个的输出电平，和/或使得电源切换单元420-2输出等于VGH3和VGH4中具有较高电平的一个的输出电平。
在一个实施例中，当奇数行的亮度低于偶数行的亮度时，控制单元430判断奇数行的实际栅极驱动电压低于偶数行的实际栅极驱动电压。从而，需要通过提高VGHO来提高奇数行的栅极驱动电压和/或通过降低VGHE来降低偶数行的栅极驱动电压。
以下对电源切换单元420-1和420-2的结构进行更为详细的描述。下文的描述是以电源切换单元420-1作为示例并参照图5进行的，本领域技术人员应该能够通过下文的描述实现电源切换单元420-2。需要指出的是，下文中的晶体管以N型晶体管作为示例，本领域技术人员应该能够理解的是P型晶体管在此同样适用。
在图5中，电源切换单元420-1包括2个第一晶体管Q1和Q2。第一晶体管Q1和Q2的源极分别连接到第一电平输入端VGH1和VGH2，漏极均连接第一电平输出端VGHO，栅极分别接收来自控制单元430的控制信号。
在一个实施例中，控制单元430通过向第一晶体管Q1和Q2的栅极施加高电平或低电平来控制晶体管Q1和Q2的通断。控制单元430每次控制晶体管Q1和Q2的一个导通，另一个不导通。
举例来讲，当控制单元430向Q1施加高电平，向Q2施加低电平时，晶体管Q1导通。此时，N1点的电压为VGH1。从而，输出的VGHO等于VGH1。
类似地，当控制单元430向Q1施加低电平，向Q2施加高电平时，晶体管Q2导通。此时，N1点的电压为VGH2。从而，输出的VGHO等于VGH2。
以上结合图4和图5以电平转换单元的数量等于2且N等于2的情形作为示例，对本发明的实施例进行了描述。在该实施例中，只提供了针对高电平VGH的选择。然而，在实际生产过程中，需要将针对同一像素行的VGH和VGL之差维持在一定的范围内。因此，当通过上述实施例对VGH进行选择后使得当前的VGH与之前的VGH相差较大时，还应该对该像素行的VGL也进行相应的修改，以便将二者之差维持在所要求的范围内。在一个实施例中，每个电源切换单元还包括：N个候选第二电平输入端和第二电平输出端。N个候选第二电平输入端分别用于接收N个候选第二电平，第二电平输出端用于基于控制信号输出所述N个候选第二电平之一，作为所述第二驱动电平。
进一步地，在另一个实施例中，所述N个候选第二电平输入端与所述N个候选第一电平输入端一一对应。当基于所述控制信号输出所述N个候选第一电平之一作为第一驱动电平时，所输出的第二驱动电平是与所输出的候选第一电平相对应的候选第二电平。
以下结合图6和图7对这一实施例进行更为详细的描述。同样，在以下实施例中，以电平转换单元的数量为2且N等于2的情况作为示例。通过以下描述，本领域技术人员同样能够理解如何实现电平转换单元的数量等于1或大于2和/或N大于2时的电平转换电路的实现方式。
图6示出了根据本公开另一实施例的具有2个候选第一电平输入端和2个候选第二电平输入端的电平转换电路600的电路图。该电平转换电路600同样可应用于图1中，作为电平转换电路。电平转换电路600包括两个电平转换单元610-1和610-2、两个电源切换单元620-1和620-2以及控制单元630。
电平转换单元610-1和610-2分别用于将针对奇数行的第一信号(比如，图1中的STV1、CLK1、CLKB1)和针对偶数行的第一信号(比如，图1中的STV2、CLK2、CLKB2)转换成用于栅极驱动电路的栅极驱动电平。电平转换单元610-1的第一输入端接收输入的奇数行第一信号，其第一电平输入端接收第一驱动电平VGHO，第二电平输入端接收第二驱动电平VGLO，输出端向栅极驱动电路的信号输入端输出输出电平。基于所输入的第一信号是高电平还是低电平，输出电平等于VGHO或VGLO。类似地，电平转换单元610-2的第一输入端接收输入的偶数行第一信号，其第一电平输入端接收第一驱动电平VGHE，第二电平输入端接收第二驱动电平VGLE，输出端向栅极驱动电路的信号输入端输出输出电平。基于所输入的第一信号是高电平还是低电平，输出信号等于VGHE或VGLE。在一个实施例中，电平转换单元610-1和610-2中的每一个都可以实现为如图8所示的电路结构。在另一实施例中，电平转换单元610-1和610-2中的每一个都可以实现为运算放大器，比如轨到轨运算放大器。
虽然图6的实施例中描述了电平转换单元(610-1或610-2)接收第一驱动电平和第二驱动电平两者，但应该理解的是，在其他实施例中，电平转换单元可以只接收第一驱动电平。从而，电平转换单元将所接收的第一信号转换为第一驱动电平，并将第一驱动电平作为栅极驱动电路的驱动信号输出至栅极驱动电路。
电源切换单元620-1和620-2与电平转换单元610-1和610-2分别对应。电源切换单元620-1和620-2均包括2个候选第一电平输入端和2个候选第二电平输入端，分别用于接收2个候选第一电平和2个候选第二电平。具体地，电源切换单元620-1接收高电平VGH1和VGH2和低电平VGL1和VGL2；电源切换单元620-2接收高电平VGH3和VGH4和低电平VGL3和VGL4。
在一个实施例中，VGH3可以等于VGH1，VGL3可以等于VGL1，VGH4可以等于VGH2，VGL4可以等于VGL2。
电源切换单元620-1和620-2还包括控制信号输入端，用于接收来自控制单元630的控制信号。
电源切换单元620-1和620-2还包括第一电平输出端和第二电平输出端。在电源切换单元620-1中，第一电平输出端输出第一驱动电平VGHO，第二电平输出端输出第二驱动电平VGLO。具体地，电源切换单元620-1在所述控制信号的控制下，输出等于高电平VGH1和VGH2之一的输出电平以及等于低电平VGL1和VGL2之一的输出电平，分别作为第一驱动电平VGHO和第二驱动电平VGLO。在一个实施例中，电源切换单元620-1在所述控制信号的控制下，输出等于VGH1、VGL1以及VGH2、VGL2中的一组的一组输出电平，以作为第一驱动电平VGHO和第二驱动电平VGLO。
类似地，在电源切换单元620-2中，第一电平输出端输出等于第一驱动电平VGHE的输出电平，第二电平输出端输出等于第二驱动电平VGLE的驱动电平。具体地，电源切换单元620-2在所述控制信号的控制下，输出等于高电平VGH3和VGH4之一的输出电平以及等于低电平VGL3和VGL4之一的输出电平，分别作为第一驱动电平VGHE和第二驱动电平VGLE。在一个实施例中，电源切换单元620-2在所述控制信号的控制下，输出等于VGH3、VGL3以及VGH4、VGL4中的一组的一组输出电平，以作为第一驱动电平VGHE和第二驱动电平VGLE。
控制单元630向电源切换单元620-1和620-2输出控制信号。在一个实施例中，控制信号是基于各组像素行(奇数行和偶数行)中的像素薄膜晶体管的实际栅极驱动电压而产生的。比如，当奇数行的实际栅极驱动电压低于偶数行的实际栅极驱动电压时，控制信号可以使得电源切换单元620-1输出VGH1和VGH2中具有较高电平的一个并输出等于VGL1和VGL2中的一个的输出电平，和/或使得电源切换单元620-2输出等于VGH3和VGH4中具有较低电平的一个的输出电平并输出等于VGL3和VGL4中的一个的输出电平。相反地，当奇数行的实际栅极驱动电压高于偶数行的实际栅极驱动电压时，控制信号可以使得电源切换单元620-1输出等于VGH1和VGH2中具有较低电平的一个的输出电平并输出等于VGL1和VGL2中的一个的输出电平，和/或使得电源切换单元620-2输出等于VGH3和VGH4中具有较高电平的一个的输出电平并输出等于VGL3和VGL4中的一个的输出电平。
在一个实施例中，VGH1-VGH4与VGL1-VGL4是一一对应的，在这种情况下，当输出等于VGH1-VGH4中的一个的输出电平作为第一驱动电平时，将与所输出的高电平相对应的低电平作为第二驱动电平。从而，可以确保第一驱动电平与第二驱动电平之间的电压差恒定。
在一个实施例中，当奇数行的亮度低于偶数行的亮度时，控制单元630判断奇数行的实际栅极驱动电压低于偶数行的实际栅极驱动电压。因而，需要通过提高VGHO来提高奇数行的栅极驱动电压和/或通过降低VGHE来降低偶数行的栅极驱动电压。
以下对电源切换单元620-1和620-2的结构进行更为详细的描述。下文的描述是以电源切换单元620-1作为示例并参照图7进行的，本领域技术人员应该能够通过下文的描述实现电源切换单元620-2。
在图7中，电源切换单元620-1包括2个第一晶体管Q1和Q2，以及2个第二晶体管Q3和Q4。第一晶体管Q1和Q2的源极分别连接到第一电平输入端VGH1和VGH2，漏极均连接第一电平输出端VGHO，栅极分别接收来自控制单元630的控制信号。类似地，第二晶体管Q3和Q4的源极分别连接到第二电平输入端VGL1和VGL2，漏极都连接到第二电平输出端VGLO，栅极分别接收来自控制单元630的控制信号。
在一个实施例中，控制单元630通过向晶体管Q1-Q4的栅极施加高电平或低电平来控制晶体管Q1-Q4的通断。控制单元630每次控制晶体管Q1和Q2之一导通，Q3和Q4之一导通。
举例来讲，当控制单元630向Q1和Q3施加高电平，向Q2和Q4施加低电平时，晶体管Q1和Q3分别导通。此时，N1点的电压为VGH1，N2点的电压为VGL1。从而，输出的VGHO等于VGH1，输出的VGLO等于VGL1。
类似地，当控制单元630向Q1和Q3施加低电平，向Q2和Q4施加高电平时，晶体管Q2和Q4分别导通。此时，N1点的电压为VGH2，N2点的电压为VGL2。从而，输出的VGHO等于VGH2，输出的VGLO等于VGL2。
图8示出了根据本公开实施例的电平转换电路的驱动方法800的流程图。所述驱动方法800开始于步骤S810，其中，基于控制信号使每个电源切换单元输出等于所述N个候选第一电平之一的输出电平，作为所述第一驱动电平。之后，在步骤S820中，使每个电平转换单元在接收到高电平的所述第一信号时输出等于所述第一驱动电平的输出电平。
在一个实施例中，所述驱动方法800还包括：基于所述控制信号使每个电源切换单元输出所述N个候选第二电平之一，作为所述第二驱动电平；使每个电平转换单元在接收到低电平的所述第一信号时输出所述第二驱动电平。
在一个实施例中，所述驱动方法800还包括：根据像素薄膜晶体管的实际栅极驱动电压产生更新的控制信号；根据更新的控制信号，将电源切换单元(或多个电源切换单元中的一个或多个电源切换单元)输出的第一驱动电平切换为另一候选第一电平。
在一个实施例中，所述驱动方法800还包括：根据所述更新的控制信号，将所述电源切换单元(或多个电源切换单元中的一个或多个电源切换单元)输出的第二驱动电平切换为另一候选第二电平。
上面已经详细说明了本发明提供的电平转换电路及其驱动方法。除此之外，本发明还提出了一种显示装置。该显示装置包括根据上文各实施例所述的电平转换电路。具体地，所述显示装置可以为液晶显示装置，例如液晶面板、液晶电视、手机、电子阅读器、液晶显示器等。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。