一种实现极性控制的方法及装置与流程

本文涉及但不限于显示技术，尤指一种实现极性控制的方法及装置。

背景技术：

目前，相关技术中每一个源驱动器集成电路(sourcedriveric)包含若干个输出端，每一个输出端分别连接一根数据线；其中，数据线包括奇数数据线和偶数数据线，数据线的极性输出由一个极性控制信号(pol)进行控制。

图1为相关技术中采用一个pol进行输出极性的控制的示意图，如图1所示，由时间控制集成电路向每一个源驱动器集成电路的信号输入端分别输出一个pol，直流电路(dc-dcic)为源驱动器集成电路提供极性输出的反转电压；图2为相关技术中极性控制信号和数据的关系示意图，如图2所示，每一帧数据输入时，由一个pol对所有输出端连接的数据线的输出极性进行控制；图3为相关技术中进行极性输出控制的电路示意图，如图3所示，相关技术中只由一个pol进行数据线的输出极性的控制，当输出极性发生变更(例如、当pol出现下降沿，输出极性发生改变)时，直流电路为所有数据线提供进行极性反转的反转电流，此时会出现瞬间电流峰值，瞬间电流峰值会影响参考电压，从而造成参考电压出现电压纹波(ripple)，而驱动电压参考参考电压来驱动液晶，如果参考电压出现电压纹波，则会造成线残像现象，影响显示效果。

技术实现要素：

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本发明实施例提供一种实现极性控制的方法及装置，能够避免产生瞬间电流峰值。

本发明实施例提供了一种实现极性控制的方法，包括：

时间控制集成电路向源驱动集成电路输出两个或两个以上极性控制信号；

源驱动集成电路根据接收的极性控制信号对预先划定分组的数据线进行极性输出控制，以使不同分组的数据线在不同时刻进行极性反转。

可选的，所述预先划定的分组包括：

编号为奇数的数据线分组；

编号为偶数的数据线分组。

可选的，所述极性控制信号包括第一极性控制信号和第二极性控制信号，所述向源驱动集成电路输出两个极性控制信号包括：

对编号为奇数的所述数据线分组输出所述第一极性控制信号；对编号为偶数的所述数据线分组输出所述第二极性控制信号。

可选的，所述方法还包括：

所述数据线根据所述极性控制信号进行极性反转时，直流电源向进行所述极性反转的数据线提供反转电流。

可选的，所述在不同时刻进行极性反转包括：

在一个数据帧长的不同时刻进行极性反转。

另一方面，本发明实施例还提供一种实现极性控制的装置，包括：时间控制集成电路、一个或一个以上源驱动集成电路；其中，

时间控制集成电路配置为：向源驱动集成电路输出两个或两个以上极性控制信号；

源驱动集成电路分别配置为：根据接收的极性控制信号对预先划定分组的数据线进行极性输出控制，以使不同分组的数据线在不同时刻进行极性反转。

可选的，所述预先划定的分组包括：

编号为奇数的数据线分组；

编号为偶数的数据线分组。

可选的，所述极性控制信号包括第一极性控制信号和第二极性控制信号，所述时间控制集成电路是配置为：

对编号为奇数的所述数据线分组输出所述第一极性控制信号；对编号为偶数的所述数据线分组输出所述第二极性控制信号。

可选的，所述装置还包括：直流电路；

所述直流电流配置为：所述数据线根据所述极性控制信号进行极性反转时，向进行所述极性反转的数据线提供反转电流。

可选的，所述源驱动集成电路是配置为：根据接收的极性控制信号对预先划定分组的数据线进行极性输出控制，以使不同分组的数据线在一个数据帧长的不同时刻进行极性反转。

与相关技术相比，本申请技术方案包括：时间控制集成电路向源驱动集成电路输出两个或两个以上极性控制信号(pol)；源驱动集成电路根据接收的pol对预先划定分组的数据线进行极性输出控制，以使不同分组的数据线在不同时刻进行极性反转。本发明实施例避免了数据线同时进行极性输出造成瞬间电流峰值，进而避免了由瞬间电流峰值造成的线残像现象。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为相关技术中采用一个pol进行管脚的输出极性的控制的示意图；

图2为相关技术中极性控制信号和数据的关系示意图；

图3为相关技术中进行极性输出控制的电路示意图；

图4为本发明实施例实现极性控制的方法的流程图；

图5为本发明实施例由两个pol实现输出极性的控制的电路示意图；

图6为本发明实施例由两个pol实现输出极性的控制的信号示意图；

图7为本发明实施例实现极性控制的装置的结构框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图4为本发明实施例实现极性控制的方法的流程图，如图4所示，包括：

步骤400、时间控制集成电路向源驱动集成电路输出两个或两个以上极性控制信号(pol)；

需要说明的是，本发明实施例对输出不同个数的极性控制信号，时间控制集成电路的实现原理相同，在此不做赘述。

步骤401、源驱动集成电路根据接收的pol对预先划定分组的数据线进行极性输出控制，以使不同分组的数据线在不同时刻进行极性反转；

需要说明的是，极性反转的时刻可以根据极性控制信号进行控制，例如、以下降沿作为极性反转的时刻，则两个或两个以上pol的下降沿在不同时间时，通过不同的pol既可以实现不同分组的数据线在不同时刻进行极性反转。从而避免所有数据线同时抽取反转电流造成的电流峰值。

可选的，本发明实施例在不同时刻进行极性反转包括：

在一个数据帧长的不同时刻进行极性反转。

可选的，本发明实施例预先划定的分组包括：

编号为奇数的数据线分组；

编号为偶数的数据线分组。

需要说明的是，本发明实施例还可以采用其他方式进行分组，例如、将编号为奇数的数据线分组，按照数据线所连接的源驱动集成电路的不同划分为两个或两个以上分组；同理，将编号是偶数的数据线的分组再次细分为两个或两个以上分组。对不同的分组采用不同的pol后，由于各分组进行极性反转的时刻不同，因此，各分组数据线在进行极性反转时不会出现所有数据线同时抽取反转电流造成的电流峰值。

可选的，本发明实施例pol包括第一pol和第二pol，向源驱动集成电路输出两个pol包括：

对编号为奇数的数据线分组输出第一pol；对编号为偶数的数据线分组输出第二pol。

作为可选实施例pol包括第一pol和第二pol时，可以设置第一pol与第二pol控制数据线进行极性反转的时间存在半个帧长的时间间隔。

可选的，本发明实施例方法还包括：

数据线根据pol进行极性反转时，由直流电源向进行极性反转的数据线提供反转电流。

图5为本发明实施例由两个pol实现输出极性的控制的电路示意图，如图5所示，两个pol分别传输至源驱动器集成电路，进行数据线的极性输出控制，由于两个pol控制数据线进行极性反转的时刻不同，因此不同分组的数据线在输出极性发现变更时，从直流电路向数据线提供反转电流的时间存在间隔，从而避免了由于瞬间电流峰值对参考电压的影响；图6为本发明实施例由两个pol实现输出极性的控制的信号示意图，如图6所示，有pol1和pol2对一帧数据通过不同的pol完成极性输出的控制。

与相关技术相比，本申请技术方案包括：时间控制集成电路向源驱动集成电路输出两个或两个以上极性控制信号(pol)；源驱动集成电路根据接收的pol对预先划定分组的数据线进行极性输出控制，以使不同分组的数据线在不同时刻进行极性反转。本发明实施例避免了数据线同时进行极性输出造成瞬间电流峰值，进而避免了由瞬间电流峰值造成的线残像现象。

图7为本发明实施例实现极性控制的装置的结构框图，如图7所示，包括：时间控制集成电路、源驱动集成电路；其中，

时间控制集成电路配置为：向源驱动集成电路输出两个或两个以上极性控制信号(pol)；图中pol1、pol2等表示两个或两个以上pol。

需要说明的是，本发明实施例对输出不同个数的极性控制信号，时间控制集成电路的实现原理相同，在此不做赘述。这里，时间控制集成电路向源驱动集成电路输出两个或两个以上极性控制信号包括：在一个数据帧长内，时间控制集成电路向源驱动集成电路输出两个或两个以上极性控制信号。

源驱动集成电路配置为：根据接收的pol对预先划定分组的数据线进行极性输出控制，以使不同分组的数据线在不同时刻进行极性反转。

需要说明的是，极性反转的时刻可以根据极性控制信号进行控制，例如、以下降沿作为极性反转的时刻，则两个或两个以上pol的下降沿在不同时间时，通过不同的pol既可以实现不同分组的数据线在不同时刻进行极性反转。从而避免所有数据线同时抽取反转电流造成的电流峰值。

可选的，本发明实施例源驱动集成电路是配置为：根据接收的极性控制信号对预先划定分组的数据线进行极性输出控制，以使不同分组的数据线在一个数据帧长的不同时刻进行极性反转。

可选的，本发明实施例预先划定的分组包括：

编号为奇数的数据线分组；

编号为偶数的数据线分组。

需要说明的是，本发明实施例还可以采用其他方式进行分组，例如、将编号为奇数的数据线分组，按照数据线所连接的源驱动集成电路的不同划分为两个或两个以上分组；同理，将编号是偶数的数据线的分组再次细分为两个或两个以上分组。对不同的分组采用不同的pol后，由于各分组进行极性反转的时刻不同，因此，各分组数据线在进行极性反转时不会出现所有数据线同时抽取反转电流造成的电流峰值。

可选的，本发明实施例pol包括第一pol和第二pol，时间控制集成电路是配置为：

对编号为奇数的数据线分组输出第一pol；对编号为偶数的数据线分组输出第二pol。

作为可选实施例pol包括第一pol和第二pol时，可以设置第一pol与第二pol控制数据线进行极性反转的时间存在半个帧长的时间间隔。

可选的，本发明实施例装置还包括：直流电路；

直流电流配置为：数据线根据pol进行极性反转时，向进行极性反转的数据线提供反转电流。

与相关技术相比，本申请技术方案包括：时间控制集成电路向源驱动集成电路输出两个或两个以上极性控制信号(pol)；源驱动集成电路根据接收的pol对预先划定分组的数据线进行极性输出控制，以使不同分组的数据线在不同时刻进行极性反转。本发明实施例避免了数据线同时进行极性输出造成瞬间电流峰值，进而避免了由瞬间电流峰值造成的线残像现象。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件(例如处理器)完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的每个模块/单元可以采用硬件的形式实现，例如通过集成电路来实现其相应功能，也可以采用软件功能模块的形式实现，例如通过处理器执行存储于存储器中的程序/指令来实现其相应功能。本发明不限制于任何特定形式的硬件和软件的结合。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。