一种阵列基板和显示面板的制作方法

本发明涉及显示技术领域，特别是涉及一种阵列基板和显示面板。

背景技术：

近年来，用户对显示面板的显示效果的追求与日剧增，超大尺寸(例如85in、95in等)的超高清的显示面板受到用户的欢迎。

在这种超大尺寸的显示面板中，数据线存在负载过大的问题，该问题可能会导致显示面板的显示品质下降。目前，为解决上述问题，通常采用分屏的设计方式，例如将显示面板分为两个区域，每个区域包括一扫描驱动器和一数据驱动器，两个区域同时分别扫描和控制各自区域内的像素，以使得数据线的负载降低为原来的一半。

本发明的发明人在长期研发过程中发现，上述行扫描分屏驱动的设计相当于两块屏幕的拼接，两块屏幕的电性能会有些微的差异，这种差异在屏幕的交接处表现的最为明显，严重时在屏幕交接处可观察到分屏线。

技术实现要素：

本发明主要解决的技术问题是提供一种阵列基板和显示面板，能够避免分屏驱动时产生分屏线。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，包括：第一显示区域，其包括多个呈阵列排列的像素单元；第二显示区域，毗邻所述第一显示区域，其包括多个呈阵列排列的像素单元，且所述第一显示区域内的像素单元与所述第二显示区域内的像素单元构成一个像素阵列；其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中有至少一个像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积；和/或，所述第二显示区域内靠近所述第一显示区域的一行像素单元中有至少一个像素单元的面积小于所述第二显示区域内非边缘行的像素单元的面积。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示面板，所述显示面板包括上述任一实施例中的阵列基板。

本发明的有益效果是：区别于现有技术的情况，本发明所提供的阵列基板采用分屏驱动模式，包括第一显示区域和第二显示区域，其中，第一显示区域内靠近第二显示区域的一行像素单元中有至少一个像素单元的面积小于第一显示区域内非边缘行的像素单元的面积；和/或，第二显示区域内靠近第一显示区域的一行像素单元中有至少一个像素单元的面积小于第二显示区域内非边缘行的像素单元的面积；本发明所提供的阵列基板是将分屏处两行像素中的至少一个像素单元的面积变小，像素单元的面积越小，其开口区越小，显示亮度降低，从而能够解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题，避免分屏驱动时产生分屏线。

另外，当第一显示区域靠近第二显示区域的一行像素单元为行扫描起始位置，和/或，第二显示区域靠近第一显示区域的一行像素单元为行扫描起始位置，本发明所提供的将分屏处两行像素中至少一个像素单元的面积变小的方式，可以使行扫描起始位置处像素单元的显示亮度降低，进而缓解因栅极扫描首行波形太好导致的首行像素单元显示过亮的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本发明阵列基板一实施方式的结构示意图；

图2是本发明阵列基板另一实施方式的结构示意图；

图3是本发明阵列基板另一实施方式的结构示意图；

图4是本发明显示面板一实施方式的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，图1为本发明阵列基板一实施方式的结构示意图，该阵列基板1包括毗邻的第一显示区域10和第二显示区域12。在一个实施方式中，如图1所示，本发明所采用的阵列基板1可以是行扫描分屏驱动模式，即第一显示区域10和第二显示区域12同时分别扫描和控制各自区域内的行像素，完全扫描阵列基板1内全部栅线的时间缩短为原来的一半，数据线的负载降低为原来的一半，第一显示区域10和/或第二显示区域12的行扫描方式可以同时从阵列基板1的两边往中间(即第一显示区域10和第二显示区域12交接处)扫描，也可以同时从阵列基板1的中间往两边扫描，还可以一个显示区域从阵列基板1的中间往边缘扫描，另一个显示区域从边缘往阵列基板1的中间扫描；在另一个实施方式中，本发明所提供的阵列基板1还可以包括至少3个显示区域，每个显示区域分别扫描和控制各自区域内的行像素，每个显示区域内的扫描方式可以相同也可以不同；在又一个实施方式中，本发明所采用的阵列基板1也可以是列扫描分屏驱动模式，即使用至少两个数据驱动器分别控制各自区域内的列像素。

具体地，请继续参阅图1，第一显示区域10包括多个呈阵列排列的像素单元；毗邻第一显示区域10的第二显示区域12也包括多个呈阵列排列的像素单元，且第一显示区域10内的像素单元与第二显示区域12内的像素单元构成一个像素阵列；在一个应用场景中，第一显示区域10和第二显示区域12内的每个像素单元分别包括r、g、b子像素单元，以第一显示区域10内的一个像素单元100为例，该像素单元100包括r子像素单元100a、g子像素单元100b、b子像素单元100c；在一个实施方式中，如图1所示，以像素单元100的r子像素单元100a为例，r子像素单元100a包括一主像素m和次像素s，主像素m包括一主像素电极100m和主像素薄膜晶体管，次像素s包括一次像素电极100s和次像素薄膜晶体管，主像素薄膜晶体管的栅极和次像素薄膜晶体管的栅极都连接在对应行像素的栅线g1上，在其他实施方式中，每个子像素单元的结构也可为其他，本发明对此不作限定。

其中，第一显示区域10内靠近第二显示区域12的一行像素单元102中有至少一个像素单元的面积小于第一显示区域10非边缘行的像素单元的面积，如图1所示，第一显示区域10非边缘行是指第一显示区域10内除行像素单元102和栅线g1对应的行像素单元外的其余行像素单元；和/或，第二显示区域12内靠近第一显示区域10的一行像素单元122中有至少一个像素单元的面积小于第二显示区域12非边缘行的像素单元的面积。在一个实施方式中，第一显示区域10内靠近第二显示区域12的一行像素单元102中有至少一个像素单元的面积为第一显示区域10非边缘行的像素单元的面积的0.1～0.9(例如0.1、0.5、0.7、0.9等)；和/或，第二显示区域12内靠近第一显示区域10的一行像素单元122中有至少一个像素单元的面积为第二显示区域12非边缘行的像素单元的面积的0.1～0.9(例如0.1、0.5、0.7、0.9等)。在一个应用场景中，第一显示区域10和第二显示区域12的中行像素单元的行数相同。总而言之，本发明所提供的阵列基板是将分屏处两行像素单元中的至少一个像素单元的面积变小，像素单元的面积越小，其开口区越小，显示亮度降低，从而能够解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题，进而降低分屏驱动时产生分屏线的概率。

在一个应用场景中，如图1所示，第一显示区域10内靠近第二显示区域12的一行像素单元102包括多个第一类型像素单元102a和多个第二类型像素单元102b，其中，多个第一类型像素单元102a和多个第二类型像素单元102b分别按照预定数量交错排列，且第一类型像素单元102a的面积小于第一显示区域10内非边缘行的像素单元的面积，而第二类型像素单元102b的面积与第一显示区域10内非边缘行的像素单元的面积相同；在一个实施方式中，第一类型像素单元102a的面积是第二类型像素单元102b的面积的0.1～0.9(例如，0.1、0.5、0.7、0.9)；在另一个实施方式中，记第一类型像素单元102a为a，第二类型像素单元102b为b，则行像素单元102中的像素单元的排列方式可以是abab…间隔排列的方式，也可以是aabaab…间隔排列方式，还可以是aaabbaaabb…间隔排列方式，在其他实施例中，还可以为其他排列方式，本发明对此不作限定。

在另一应用场景中，如图1所示，第二显示区域12靠近第一显示区域10的一行像素单元122包括多个第三类型像素单元122a和多个第四类型像素单元122b，其中，多个第三类型像素单元122a和多个第四类型像素单元122b分别按照预定数量交错排列，且第三类型像素单元122a的面积与第二显示区域12内非边缘行的像素单元的面积相同，而第四类型像素单元122b的面积小于第二显示区域12内非边缘行的像素单元的面积。在一个实施方式中，第四类型像素单元122b的面积是第三类型像素单元122a的面积的0.1～0.9(例如，0.1、0.5、0.7、0.9)；在另一个实施方式中，记第三类型像素单元102a为c，第四类型像素单元122b为d，则行像素单元122中的像素单元的排列方式可以是cdcd..间隔排列的方式，也可以是ccdccd…间隔排列方式，还可以是cccddcccdd…间隔排列方式，在其他实施例中，还可以为其他排列方式，本发明对此不作限定。

在又一个应用场景中，上述实施例中第四类型像素单元122b的面积与第一类型像素单元102a的面积相同；在另一应用场景中，第二类型像素单元102b的面积与第三类型像素单元122a的面积相同，在一个实施例中，第二类型像素单元102b、第三类型像素单元122a的面积可以与非边缘行像素单元的面积相同；在又一个应用场景中，第一显示区域10内的第一类型像素单元102a分别与第二显示区域12内的第三类型像素单元122a相对，而第一显示区域10内的第二类型像素单元102b分别与第二显示区域12内的第四类型像素单元122b相对，该排布方式相当于对本发明所提供的阵列基板1的分屏处进行马赛克式的模糊化处理，可以更好的解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题。

在又一个应用场景中，如图2所示，第一显示区域20内靠近第二显示区域22的一行像素单元202中的每个像素单元的面积均小于第一显示区域20内非边缘行的像素单元的面积；和/或，第二显示区域22内靠近第一显示区域20的一行像素单元222中的每个像素单元的面积均小于第二显示区域22内非边缘行的像素单元的面积。

在一个实施方式中，请继续参阅图1，第一显示区域10中的像素单元连接至第一扫描驱动器104，且第一显示区域10中靠近第二显示区域12的一行像素单元102作为扫描起始行以利用第一扫描驱动器104对第一显示区域10中的像素单元进行行扫描，也就是说第一显示区域10中行扫描的方式为从阵列基板1的中间向边缘(如图1中箭头所示)；第二显示区域12中的像素单元连接第二扫描驱动器124，且第二显示区域12中靠近第一显示区域10的一行像素单元122作为扫描起始行以利用第二扫描驱动器124对第二显示区域12中的像素单元进行行扫描，也就是说第二显示区域12中行扫描的方式为从阵列基板1的中间向边缘(如图1中箭头所示)；此时，本发明所提供的将分屏处两行像素中至少一个像素单元的面积变小的方式，不仅能够解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题，降低分屏驱动时产生分屏线的概率，而且还可以使行扫描起始位置处像素的显示亮度降低，进而缓解因栅极扫描首行波形太好导致的首行像素显示过亮的问题。

在另一个实施方式中，请参阅图3，图3为本发明阵列基板另一实施方式的结构示意图。在本实施例中，阵列基板3仍采用行扫描驱动模式，其扫描方式如图3中箭头所示，第一显示区域30中的像素单元连接至第一扫描驱动器304，且第一显示区域30中靠近阵列基板3边缘的一行像素单元300作为扫描起始行，第一显示区域30毗邻第二显示区域32的一行像素单元302作为扫描结束行；第二显示区域32中的像素单元连接第二扫描驱动器324，且第二显示区域32中靠近阵列基板3边缘的一行像素单元320作为扫描起始行，第二显示区域32毗邻第一显示区域30的一行像素单元322作为扫描结束行；在本实施例中，行像素单元302和行像素单元322为第一显示区域30和第二显示区域32的交接处(即阵列基板3的分屏处)，此时将分屏处两行像素302、322中至少一个像素单元的面积变小的方式，能够解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题，降低分屏驱动时产生分屏线的概率；另外，在本实施例中，为解决行扫描起始位置处像素的显示亮度过高的问题，还可以通过使行扫描起始位置处像素单元300、320中至少一个像素单元面积变小的方式，从而缓解因栅极扫描首行波形太好导致的首行像素显示过亮的问题。

在又一个实施方式中，阵列基板还可采用其他行扫描分屏驱动模式或列扫描分屏驱动模式，可类似采用本发明所采用的方法。

请参阅图4，图4为本发明显示面板一实施方式的结构示意图。该显示面板4包括上述任一实施例中的阵列基板40，在此不再赘述。

总而言之，区别于现有技术的情况，本发明所提供的阵列基板采用分屏驱动模式，包括第一显示区域和第二显示区域，其中，第一显示区域内靠近第二显示区域的一行像素单元中有至少一个像素单元的面积小于第一显示区域内非边缘行的像素单元的面积；和/或，第二显示区域内靠近第一显示区域的一行像素单元中有至少一个像素单元的面积小于第二显示区域内非边缘行的像素单元的面积；本发明所提供的阵列基板是将分屏处两行像素中的至少一个像素单元的面积变小，像素单元的面积越小，其开口区越小，显示亮度降低，从而能够解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题，避免分屏驱动时产生分屏线。另外，当第一显示区域靠近第二显示区域的一行像素单元为行扫描起始位置，和/或，第二显示区域靠近第一显示区域的一行像素单元为行扫描起始位置，本发明所提供的将分屏处两行像素中至少一个像素单元的面积变小的方式，可以使行扫描起始位置处像素单元的显示亮度降低，进而缓解因栅极扫描首行波形太好导致的首行像素单元显示过亮的问题。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。