GOA驱动电路及液晶面板的制作方法

本发明涉及显示技术领域，尤其涉及一种goa驱动电路及液晶面板。

背景技术：

液晶显示面板(liquidcrystaldisplay，lcd)，简称液晶面板，具有机身薄、省电、无辐射等众多优点，得到了广泛地应用，如：液晶电视、智能手机、数字相机、平板电脑、计算机屏幕、或笔记本电脑屏幕等，在平板显示领域中占主导地位。

液晶面板的工作原理是在薄膜晶体管阵列基板(thinfilmtransistorarraysubstrate，tftarraysubstrate)与彩色滤光片基板(colorfilter，cf)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，将背光模组的光线折射出来产生画面。

液晶面板内具有多个呈阵列式排布的像素，每个像素电性连接一个薄膜晶体管(tft)，薄膜晶体管的栅极(gate)连接至水平扫描线，源极(source)连接至垂直方向的数据线，漏极(drain)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有tft打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。gatedriveronarray，简称goa，是利用现有的薄膜晶体管液晶面板的阵列(array)制程将栅极行扫描驱动电路集成制作在tft阵列基板上，实现对栅极进行扫描的驱动方式。用goa驱动电路来代替传统的栅极驱动ic，有机会提升产能并降低产品成本，而且可以使液晶面板更适合制作窄边框或无边框的显示产品。

图1所示为现有的一种goa驱动电路，包括级联的多个goa单元，每一goa单元均包括相互电性连接于第一节点q(n)与第二节点p(n)的上拉控制模块100、上拉模块200、下拉模块300、第一下拉维持模块400、第二下拉维持模块500、及自举电容600。

设n为正整数，在第n级goa单元中，上拉模块200主要负责将输入的一组高频时钟信号中的第x条高频时钟信号ck(x)输出至对应的扫描线，作为扫描驱动信号g(n)，同时输出级传信号st(n)；

上拉控制模块100接入第n-6级goa单元输出的扫描驱动信号g(n-6)与级传信号st(n-6)，负责控制上拉模块200的打开；

下拉模块300包括两薄膜晶体管t31与t41，其中：t31接入第n+6级goa单元输出的扫描驱动信号g(n+6)与直流低电压vss，负责在扫描驱动信号g(n)输出高电位后，快速地将扫描驱动信号g(n)及第二节点p(n)拉低为低电位；t41接入第n+6级goa单元输出的扫描驱动信号g(n+6)与直流低电压vss，负责在扫描驱动信号g(n)输出高电位后，快速地将第一节点q(n)拉低为低电位，关断上拉模块200；

第一下拉维持模块400接入第一低频时钟信号lc1与直流低电压vss，第二下拉维持模块500接入第二低频时钟信号lc2与直流低电压vss，二者交替作用，使扫描驱动信号g(n)、第二节点p(n)、及第一节点q(n)保持在低电位；其中：所述第一下拉维持模块400共包括六个薄膜晶体管t51、t52、t53、t54、t32、与t42，所述第二下拉维持模块500共包括六个薄膜晶体管t61、t62、t63、t64、t33、与t43。

上述现有的goa驱动电路的缺点是：薄膜晶体管的数量较多，需要占用的布线空间较大，不利于液晶面板的窄边框化。

技术实现要素：

本发明的目的在于提供一种goa驱动电路，能够减少薄膜晶体管的数量，节省goa驱动电路占用的布线空间，利于液晶面板的窄边框化。

本发明的另一目的在于提供一种液晶面板，其内goa驱动电路的薄膜晶体管的数量较少，占用的布线空间较小，液晶面板的边框较窄。

为实现上述目的，本发明首先提供一种goa驱动电路，包括级联的多个goa单元，每一goa单元均包括上拉控制模块、上拉模块、下拉模块、第一下拉维持模块、及第二下拉维持模块；

设n、x为正整数，在第n级goa单元中：

所述上拉控制模块电性连接第一节点，用于控制上拉模块的打开；

所述上拉模块电性连接第一节点与第二节点，接入一组高频时钟信号中的第x条高频时钟信号，用于将所述第x条高频时钟信号的高电位作为扫描驱动信号输出至对应的扫描线，同时输出级传信号，并在扫描驱动信号的高电位输出完毕后拉低扫描驱动信号与第二节点的电位；

所述下拉模块仅包括第四一薄膜晶体管，所述第四一薄膜晶体管的源极电性连接第一节点，漏极接入直流低电压，用于在扫描驱动信号输出完毕后拉低第一节点的电位；

所述第一下拉维持模块包括第五一薄膜晶体管、第五二薄膜晶体管、第五三薄膜晶体管、第三二薄膜晶体管、及第四二薄膜晶体管共五个薄膜晶体管；所述第五一薄膜晶体管的栅极与源极均接入第一低频时钟信号，漏极电性连接第三节点；所述第五三薄膜晶体管的栅极电性连接第三节点，源极接入第一低频时钟信号，漏极电性连接第三节点；所述第五二薄膜晶体管的栅极电性连接第一节点，源极电性连接第三节点，漏极接入直流低电压；第三二薄膜晶体管的栅极电性连接第三节点，源极电性连接第二节点，漏极接入直流低电压；第四二薄膜晶体管的栅极电性连接第三节点，源极电性连接第一节点，漏极接入直流低电压；

所述第二下拉维持模块包括第六一薄膜晶体管、第六二薄膜晶体管、第六三薄膜晶体管、第三三薄膜晶体管、及第四三薄膜晶体管共五个薄膜晶体管；所述第六一薄膜晶体管的栅极与源极均接入第二低频时钟信号，漏极电性连接第四节点；所述第六三薄膜晶体管的栅极电性连接第四节点，源极接入第二低频时钟信号，漏极电性连接第四节点；所述第六二薄膜晶体管的栅极电性连接第一节点，源极电性连接第四节点，漏极接入直流低电压；第三三薄膜晶体管的栅极电性连接第四节点，源极电性连接第二节点，漏极接入直流低电压；第四三薄膜晶体管的栅极电性连接第四节点，源极电性连接第一节点，漏极接入直流低电压；

所述第一下拉维持模块与第二下拉维持模块交替作用，使扫描驱动信号、第二节点、及第一节点的电位被拉低后保持在低电位。

所述goa驱动电路还包括自举电容，所述自举电容的两电极板分别电性连接第一节点、第二节点。

所述上拉控制模块包括第一一薄膜晶体管；

设m为小于n的正整数，除第1级至第m级goa单元外，在第n级goa单元中，所述第一一薄膜晶体管的栅极接入第n-m级goa单元输出的级传信号，源极接入第n-m级goa单元输出的扫描驱动信号，漏极电性连接第一节点；

除倒数第一级至倒数第m级goa单元外，在第n级goa单元中，所述第四一薄膜晶体管的栅极接入第n+m级goa单元输出的扫描驱动信号。

所述上拉模块包括第二一薄膜晶体管、与第二二薄膜晶体管；

所述第二一薄膜晶体管的栅极电性连接第一节点，源极接入一组高频时钟信号中的第x条高频时钟信号，漏极电性连接第二节点，并输出该第n级goa单元的扫描驱动信号；

所述第二二薄膜晶体管的栅极电性连接第一节点，源极接入一组高频时钟信号中的第x条高频时钟信号，漏极输出该第n级goa单元的级传信号。

在第1级至第m级goa单元中，所述第一一薄膜晶体管的栅极接入stv信号，源极接入stv信号；

在倒数第一级至倒数第m级goa单元中，所述第四一薄膜晶体管的栅极接入stv信号。

m取值为6。

所述第一低频时钟信号与第二低频时钟信号反相。

所述一组高频时钟信号包括12条高频时钟信号；以每12级goa单元为一重复单位，一重复单位内的12级goa单元按自上至下的顺序依次接入第1条至第12条高频时钟信号。

所述stv信号的上升沿先于第1条高频时钟信号的上升沿产生，所述stv信号的下降沿与第1条高频时钟信号的下降沿同时产生。

本发明还提供一种液晶面板，包括上述goa驱动电路。

本发明的有益效果：本发明提供的goa驱动电路，包括级联的多个goa单元，每一goa单元均包括上拉控制模块、上拉模块、下拉模块、第一下拉维持模块、及第二下拉维持模块；在保证goa单元正常工作功能的基础上，所述下拉模块相比现有技术减少了一薄膜晶体管，所述第一下拉维持模块相比现有技术减少了一薄膜晶体管，所述第二下拉维持模块相比现有技术也减少了一薄膜晶体管，从而能够节省goa驱动电路占用的布线空间，利于液晶面板的窄边框化。本发明提供的液晶面板，采用上述goa驱动电路，所以goa驱动电路的薄膜晶体管的数量较少，占用的布线空间较小，液晶面板的边框较窄。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为现有的goa驱动电路中第n级goa单元的电路图；

图2为本发明的goa驱动电路中第n级goa单元的电路图；

图3为本发明的goa驱动电路中各驱动信号的时序图；

图4为本发明的goa驱动电路输出的扫描驱动信号的时序图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请同时参阅图2、图3、与图4，本发明提供一种goa驱动电路，包括级联的多个goa单元，每一goa单元均包括上拉控制模块1、上拉模块2、下拉模块3、第一下拉维持模块4、第二下拉维持模块5、及自举电容6。

所述上拉控制模块1用于控制上拉模块2的打开。具体地，所述上拉控制模块1包括第一一薄膜晶体管t11，设n、m均为正整数，且m小于n，除第1级至第m级goa单元外，在第n级goa单元中，所述第一一薄膜晶体管t11的栅极接入第n-m级goa单元输出的级传信号st(n-m)，源极接入第n-m级goa单元输出的扫描驱动信号g(n-m)，漏极电性连接第一节点(q(n)；而在第1级至第m级goa单元中，所述第一一薄膜晶体管t11的栅极接入每一帧图像的同步启动信号，通常称为stv信号，源极接入stv信号。以m取值为6作为示例，第1级至第6级goa单元中，所述第一一薄膜晶体管t11的栅极接入stv信号，源极接入stv信号；第7级至最后1级goa单元中，所述第一一薄膜晶体管t11的栅极接入第n-6级goa单元输出的级传信号st(n-6)，源极接入第n-6级goa单元输出的扫描驱动信号g(n-6)。

所述上拉模块2电性连接第一节点q(n)与第二节点p(n)，接入一组高频时钟信号中的第x条高频时钟信号ck(x)(x为正整数)，用于将所述第x条高频时钟信号ck(x)的高电位作为扫描驱动信号g(n)输出至对应的扫描线，同时输出级传信号st(n)，并在扫描驱动信号g(n)的高电位输出完毕后拉低扫描驱动信号g(n)与第二节点p(n)的电位。具体地，所述上拉模块2包括第二一薄膜晶体管t21、与第二二薄膜晶体管t22。所述第二一薄膜晶体管t21的栅极电性连接第一节点q(n)，源极接入一组高频时钟信号中的第x条高频时钟信号ck(x)，漏极电性连接第二节点p(n)，并输出该第n级goa单元的扫描驱动信号g(n)，当第x条高频时钟信号ck(x)处于高电位阶段时，第二一薄膜晶体管t21输出的扫描驱动信号g(n)也为高电位，而当第x条高频时钟信号ck(x)转变为低电位时，第二一薄膜晶体管t21输出的扫描驱动信号g(n)跟随ck(x)，即被拉低至低电位；所述第二二薄膜晶体管t22的栅极电性连接第一节点q(n)，源极接入一组高频时钟信号中的第x条高频时钟信号ck(x)，漏极输出该第n级goa单元输出的级传信号st(n)。

所述下拉模块3仅包括第四一薄膜晶体管t41，除倒数第一级至倒数第m级goa单元外，所述第四一薄膜晶体管t41的栅极接入第n+m级goa单元输出的扫描驱动信号g(n+m)，源极电性连接第一节点q(n)，漏极接入直流低电压vss；而在倒数第一级至倒数第m级goa单元中，所述第四一薄膜晶体管t41的栅极接入stv信号。仍以m取值为6作为示例，最后1级即倒数第1级至倒数第6级goa单元中，所述第四一薄膜晶体管t41的栅极接入stv信号；第1级至倒数第7级goa单元中，所述第四一薄膜晶体管t41的栅极接入第n+6级goa单元输出的扫描驱动信号g(n+6)。该下拉模块3仅设置第四一薄膜晶体管t41在扫描驱动信号g(n)输出完毕后拉低第一节点q(n)的电位，相比图1所示的现有的goa电路，减少了用于拉低扫描驱动信号g(n)与第二节点p(n)的电位的薄膜晶体管t31，而由所述上拉模块2中的第二一薄膜晶体管t21完成此功能。

所述第一下拉维持模块4包括第五一薄膜晶体管t51、第五二薄膜晶体管t52、第五三薄膜晶体管t53、第三二薄膜晶体管t32、及第四二薄膜晶体管t42共五个薄膜晶体管；所述第五一薄膜晶体管t51的栅极与源极均接入第一低频时钟信号lc1，漏极电性连接第三节点s(n)；所述第五三薄膜晶体管t53的栅极电性连接第三节点s(n)，源极接入第一低频时钟信号lc1，漏极电性连接第三节点s(n)；所述第五二薄膜晶体管t52的栅极电性连接第一节点q(n)，源极电性连接第三节点s(n)，漏极接入直流低电压vss；第三二薄膜晶体管t32的栅极电性连接第三节点s(n)，源极电性连接第二节点p(n)，漏极接入直流低电压vss；第四二薄膜晶体管t42的栅极电性连接第三节点s(n)，源极电性连接第一节点q(n)，漏极接入直流低电压vss。当第一低频时钟信号lc1为高电位、第一节点q(n)为低电位时，第五一薄膜晶体管t51与第五三薄膜晶体管t53打开，第五二薄膜晶体管t52关断，第一低频时钟信号lc1的高电位到达第三节点s(n)，控制第三二薄膜晶体管t32打开使得第二节点p(n)持续接通直流低电压vss，第四二薄膜晶体管t42打开使得第一节点q(n)持续接通直流低电压vss。相比图1所示的现有的goa电路，该第一下拉维持模块4在保证下拉维持功能正常的基础上减少了一薄膜晶体管t54。

所述第二下拉维持模块5包括第六一薄膜晶体管t61、第六二薄膜晶体管t62、第六三薄膜晶体管t63、第三三薄膜晶体管t33、及第四三薄膜晶体管t43共五个薄膜晶体管；所述第六一薄膜晶体管t61的栅极与源极均接入第二低频时钟信号lc2，漏极电性连接第四节点k(n)；所述第六三薄膜晶体管t63的栅极电性连接第四节点k(n)，源极接入第二低频时钟信号lc2，漏极电性连接第四节点k(n)；所述第六二薄膜晶体管t62的栅极电性连接第一节点q(n)，源极电性连接第四节点k(n)，漏极接入直流低电压vss；第三三薄膜晶体管t33的栅极电性连接第四节点k(n)，源极电性连接第二节点p(n)，漏极接入直流低电压vss；第四三薄膜晶体管t43的栅极电性连接第四节点k(n)，源极电性连接第一节点q(n)，漏极接入直流低电压vss。当第二低频时钟信号lc2为高电位、第一节点q(n)为低电位时，第六一薄膜晶体管t61与第六三薄膜晶体管t63打开，第六二薄膜晶体管t62关断，第二低频时钟信号lc2的高电位到达第四节点k(n)，控制第三三薄膜晶体管t33打开使得第二节点p(n)持续接通直流低电压vss，第四三薄膜晶体管t43打开使得第一节点q(n)持续接通直流低电压vss。相比图1所示的现有的goa电路，该第二下拉维持模块5在保证下拉维持功能正常的基础上减少了一薄膜晶体管t64。

所述自举电容6的两电极板分别电性连接第一节点q(n)、第二节点p(n)，用于在第二一薄膜晶体管t21输出的扫描驱动信号g(n)为高电位时抬升第一节点q(n)的电位。

进一步地，如图3所示，所述第一低频时钟信号lc1与第二低频时钟信号lc2反相，分别控制所述第一下拉维持模块4与第二下拉维持模块5交替作用，使扫描驱动信号g(n)、第二节点p(n)、及第一节点q(n)被拉低后保持在低电位；所述一组高频时钟信号包括12条高频时钟信号，以每12级goa单元为一重复单位，一重复单位内的12级goa单元按自上至下的顺序依次接入第1条至第12条高频时钟信号ck(1)～ck(12)；所述stv信号的上升沿先于第1条高频时钟信号ck(1)的上升沿产生，所述stv信号的下降沿与第1条高频时钟信号ck(1)的下降沿同时产生。

本发明的goa驱动电路中第n级goa单元的工作过程简要介绍如下：

第一阶段：第n-6级goa单元输出的级传信号st(n-6)、扫描驱动信号g(n-6)均为高电位，第一一薄膜晶体管t11打开(第1级至第6级goa单元通过stv信号控制第一一薄膜晶体管t11打开)，对自举电容6充电；第一节点q(n)处于高电位，控制第二一薄膜晶体管t21与第二二薄膜晶体管t22打开，第五二薄膜晶体管t52与第六二薄膜晶体管t62打开，直流低电压vss到达第三节点s(n)与第四节点k(n)，第三二薄膜晶体管t32、第四二薄膜晶体管t42、第三三薄膜晶体管t33、与第四三薄膜晶体管t43均关断。

第二阶段：第x条高频时钟信号ck(x)提供高电位，第二一薄膜晶体管t21输出高电位的扫描驱动信号g(n)，第二二薄膜晶体管t22输出高电位的级传信号st(n)，自举电容6将第一节点q(n)抬升至更高的电位，第二节点p(n)处于高电位，第三二薄膜晶体管t32、第四二薄膜晶体管t42、第三三薄膜晶体管t33、与第四三薄膜晶体管t43仍关断。

第三阶段：第x条高频时钟信号ck(x)转变为低电位，经第二一薄膜晶体管t21输出的扫描驱动信号g(n)即被拉低至低电位；第n+6级goa单元输出的扫描驱动信号g(n+6)输出的高电位到来，控制第四一薄膜晶体管t41打开(倒数第1级至倒数第6级goa单元通过stv信号控制第四一薄膜晶体管t41打开)，使第一节点q(n)接通直流低电压vss，拉低第一节点q(n)的电位。

第四阶段：第五二薄膜晶体管t52与第六二薄膜晶体管t62受第一节点q(n)低电位的控制关闭，所述第一低频时钟信号lc1与第二低频时钟信号lc2交替提供高电位，相应的，所述第一下拉维持模块4与第二下拉维持模块5交替作用，使扫描驱动信号g(n)、第二节点p(n)、及第一节点q(n)保持低电位。

如图4所示，goa驱动电路逐级输出扫描驱动信号g(1)、g(2)、g(3)、g(4)、g(5)、g(6)、g(7)、g(8)等，工作正常、稳定。相比现有技术，由于下拉模块3减少了一薄膜晶体管、第一下拉维持模块4减少了一薄膜晶体管、第二下拉维持模块5减少了一薄膜晶体管，本发明的goa驱动电路减少了薄膜晶体管的数量，节省了goa驱动电路占用的布线空间，利于液晶面板的窄边框化。

基于同一发明构思，本发明还提供一种液晶面板，包括上述goa驱动电路，所以其内goa驱动电路的薄膜晶体管的数量较少，占用的布线空间较小，液晶面板的边框较窄，此处不再对goa驱动电路进行重复性描述。

综上所述，本发明的goa驱动电路，包括级联的多个goa单元，每一goa单元均包括上拉控制模块、上拉模块、下拉模块、第一下拉维持模块、及第二下拉维持模块；在保证goa单元正常工作功能的基础上，所述下拉模块相比现有技术减少了一薄膜晶体管，所述第一下拉维持模块相比现有技术减少了一薄膜晶体管，所述第二下拉维持模块相比现有技术也减少了一薄膜晶体管，从而能够节省goa驱动电路占用的布线空间，利于液晶面板的窄边框化。本发明的液晶面板，采用上述goa驱动电路，所以goa驱动电路的薄膜晶体管的数量较少，占用的布线空间较小，液晶面板的边框较窄。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明的权利要求的保护范围。