像素结构的制作方法

本揭露是关于一种像素结构，特别是一种具有内存的像素结构。

背景技术：

近来，随着相关技术成熟，行动装置如智能型手机、智能型手环、智能型手表等等的发展潜力逐渐受到重视。然而，受限于行动装置的体积与重量需求，所能设置的电池容量有限。且受限于工艺限制，行动装置的开口率以及分辨率亦受到影响。

因此，如何设计低功耗的显示屏幕及像素电路，以满足行动装置在极低的功耗下维持显示画面的输出的需求，同时可以达成高开口率以及分辨率，实属当前重要研发课题之一，亦成为当前相关领域极需改进的目标。

技术实现要素：

为克服前述问题，本揭露提供了一种像素结构，可提升开口率以及分辨率，同时可以降低功耗，提高了显示器的整体运作的质量。

本揭露的一实施例为一种像素结构，包含开关元件、内存元件，以及第一驱动元件。开关元件配置于基板上。内存元件配置基板上。第一驱动元件与开关元件及内存元件电性连接，其中第一驱动元件与内存元件在基板的法线方向上重迭。

附图说明

阅读以下详细叙述并搭配对应的图式，可了解本揭露的多个态样。应注意，根据业界中的标准做法，多个特征并非按比例绘制。事实上，多个特征的尺寸可任意增加或减少以利于讨论的清晰性。

图1为本揭露的部分实施例的像素结构的电路图。

图2为本揭露的部分实施例的像素结构的局部上视图。

图3为本揭露的部分实施例的像素结构的局部上视图。

图4为本揭露的部分实施例的像素结构的剖面图。

图5为本揭露的部分实施例的像素结构的剖面图。

其中，附图标记：

10像素结构

100基板

101半导体层

102、116栅极绝缘层

104、108、114、124、124a-124d图案化金属层

106、112、118、126介电层

103、103a-103d、107a-107l、119a-119i、127接触洞

108a、108b、108c金属内连接层110开关元件

110a、130a、140a、1211a、1213a、1221a、1223a主动层

110g、130g、140g、1211g、1213g、1221g、1223g栅极

120内存元件

121、122反向器

129导电层

130、140驱动元件

134缓冲层

1082、1241源极

1081、1242漏极

1211、1213、1221、1223晶体管

1211c、1213c通道区

1211d、1213d、1221d、1223d漏极区

1211s、1213s、1221s、1223s源极区

a-a’线

clc液晶电容

dl数据线

gl栅极线

vdd、vss、pol1、pol2信号线

具体实施方式

以下揭露提供众多不同的实施例或范例，用于实施本案提供的主要内容的不同特征。下文描述一特定范例的元件及配置以简化本揭露。当然，此范例仅为示意性，且并不拟定限制。举例而言，以下描述「第一特征形成在第二特征的上方或之上」，于实施例中可包括第一特征与第二特征直接接触，且亦可包括在第一特征与第二特征之间形成额外特征使得第一特征及第二特征无直接接触。此外，本揭露可在各范例中重复使用元件符号及/或字母。此重复的目的在于简化及厘清，且其自身并不规定所讨论的各实施例及/或配置之间的关系。

此外，空间相对术语，诸如「下方(beneath)」、「以下(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」等等在本文中用于简化描述，以描述如附图中所图标的一个元件或特征结构与另一元件或特征结构的关系。除了描绘图示的方位外，空间相对术语也包含元件在使用中或操作下的不同方位。此设备可以其他方式定向(旋转90度或处于其他方位上)，而本案中使用的空间相对描述词可相应地进行解释。

图1为本揭露的部分实施例的像素结构的电路图。像素结构10具有开关元件110、内存元件120、第一驱动元件130、第二驱动元件140、液晶电容clc、数据线dl以与门极线gl。开关元件110与数据线dl、栅极线gl、第一驱动元件130、第二驱动元件140以及液晶电容clc电性连接。第一驱动元件130及第二驱动元件140电性连接内存元件120。内存元件120包含彼此电性连接的第一反向器121及第二反向器122，其中第一反向器121包含互相连接的第一晶体管1211及第二晶体管1213，而第二反向器122包含互相连接的第三晶体管1221及第四晶体管1223。第一反向器121的第一端及第二反向器122的第一端电性连接至第一信号线vdd，而第一反向器121的第二端及第二反向器122的第二端电性连接至第二信号线vss。举例而言，第一信号线vdd连接至第二晶体管1213的主动层以及第四晶体管1223的主动层。而第二信号线vss连接至第一晶体管1211的主动层以及第三晶体管1221的主动层。第一驱动元件130的栅极及第二驱动元件140的栅极分别电性连接至第三信号线pol1及第四信号线pol2。

内存元件120用以储存状态信号。在部分实施例中，像素结构10为可切换式像素电路，可用于采用像素储存电路(memory-in-pixel)的显示面板当中，并藉由内置的内存元件120以实现在不刷新影像时持续提供显示面板所显示的影像。

像素结构10的驱动模式可区分为正常显示模式(normalmode)以及静态模式(stillmode)。在正常显示模式时，像素结构10根据数据线dl上的数据电压产生一般显示画面；在静态模式时，像素结构10根据内存元件120内储存的数据电压以显示相应画面，藉此，当显示屏幕中的影像没有进行更新时，可藉由内存元件120储存的状态信号提供影像，达到降低功耗的效果。

图2为本揭露的部分实施例的像素结构的局部上视图。图3为本揭露的部分实施例的像素结构的局部上视图。图4为对应图2及图3的线a-a’所截取的剖面图。为方便观察及说明，图2为晶体管形成前的各元件的上视示意图，图3中为晶体管、数据线及反向器的部分构件的上视示意图，图2及图3仅显示图4中的部分元件。

请同时参考图1至图4，半导体层101形成于基板100上，半导体层101包含主动层1211a、主动层1213a、主动层1221a及主动层1223a，半导体层101可为多晶硅。

各主动层至少包含通道区、源极区以及漏极区。举例来说，第一晶体管1211的主动层1211a具有通道区1211c、源极区1211s以及漏极区1211d。第二晶体管1213的主动层1213a具有通道区1213c、源极区1213s以及漏极区1213d。第三晶体管1221的主动层1221a具有通道区(未标示)、源极区1221s以及漏极区1221d。第四晶体管1223的主动层1223a具有通道区(未标示)、源极区1223s以及漏极区1223d。

栅极绝缘层102形成于半导体层101上，栅极绝缘层102的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机材料或上述的组合。

栅极绝缘层102具有多个接触洞103，接触洞103曝露部分半导体层101。举例来说，参照图4，接触洞103a至103d曝露第一主动层1211a以及第二主动层1213a。

图案化金属层104形成于栅极绝缘层102上，图案化金属层104包括栅极1211g、栅极1213g、栅极1221g以与门极1223g。图案化金属层104的材料可为钛(ti)、钨(w)、钼(mo)、钽(ta)、铜(cu)、铜合金及上述的组合。

第一介电层106形成于栅极绝缘层102上，且第一介电层106覆盖图案化金属层104。第一介电层106可为层间介电质(interlayerdielectric；ild)。于部分实施例中，第一介电层106可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述的组合)、有机材料(例如：光阻、聚酰亚胺(polyimide，pi)、苯并环丁烯(bcb)、环氧树脂(epoxy)、过氟环丁烷(pfcb)、其它合适的材料、或上述的组合)、或其它合适的材料、或上述的组合。

第一介电层106具有复数个接触洞107a至107l。图4中，接触洞107a至107d分别与接触洞103a至103d连接。

图案化金属层108形成于第一介电层106上。图案化金属层108包含第一信号线vdd、第二信号线vss、数据线dl以及金属内连接层108a、108b及108c。第一信号线vdd经由接触洞107l和半导体层101连接。第二信号线vss经由接触洞107k与半导体层101连接，且经由接触洞107a与107j和主动层1211a与1221a连接。金属内连接层108a经由接触洞107b与107c和主动层1211a与1213a连接，且经由接触洞107i和栅极1221g与1223g连接。金属内连接层108b经由接触洞107d与107e和主动层1213a与1223a连接。金属内连接层108c经由接触洞107f与107h和主动层1223a与1221a连接，且经由接触洞107g和图案化金属层104连接。

图4中，部分图案化金属层108填补接触洞107a至107d及103a至103d。举例来说，一部分图案化金属层108经由接触洞107a及103a连接至第一晶体管1211的主动层1211a的源极区1211s，另一部分图案化金属层108(金属内连接层108a)经由接触洞107b及103b连接至第一晶体管1211的主动层1211a的漏极区1211d。是故，与源极区1211s接触的部分图案化金属层108可视为第一晶体管1211的源极1082，而与漏极区1211d接触的另一部分图案化金属层108可视为第一晶体管1211的漏极1081。

第二介电层112形成于第一介电层106上，其中部分第二介电层112覆盖图案化金属层108。于本实施例中，第二介电层112可作为保护层，以保护图案化金属层108。第二介电层112的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述的组合)、有机材料(例如：光阻、聚酰亚胺(polyimide，pi)、苯并环丁烯(bcb)、环氧树脂(epoxy)、过氟环丁烷(pfcb)、其它合适的材料、或上述的组合)、或其它合适的材料、或上述的组合。

图2及图4绘示内存元件120的第一反向器121及第二反向器122内的多个晶体管结构。于本实施例中，第一晶体管1211至第四晶体管1223举例为顶栅极型低温多晶硅薄膜晶体管。

图3为本揭露的部分实施例的像素结构的局部上视图。形成内存元件120后，形成开关元件110、第一驱动元件130及第二驱动元件140于内存元件120上。为方便观察及说明，图3中仅显示晶体管、数据线及反向器的部分构件。

图案化金属层114形成于第二介电层112上。图案化金属层114包含栅极110g、栅极130g、栅极140g、栅极线gl、第三信号线pol1及第四信号线pol2。栅极线gl连接至开关元件110的栅极110g，而第三信号线pol1、第四信号线pol2分别连接至第一驱动元件130的栅极130g以及第二驱动元件140的栅极140g。

请同时参照图2及图3，第一驱动元件130的栅极130g于基板100的法线方向上与内存元件120的第一反向器121重迭，而第二驱动元件140的栅极140g于基板100的法线方向上与内存元件120的第二反向器122重迭，栅极140g于基板100的法线方向上与主动层1221a重迭以及主动层1223a重迭。图4中，第一驱动元件130的栅极130g于基板100的法线方向上与主动层1211a以及主动层1213a重迭。

栅极绝缘层116形成于第二介电层112及图案化金属层114上，于部分实施例中，栅极绝缘层116的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机材料或上述的组合。

主动层110a、主动层130a及主动层140a形成于栅极绝缘层116上。于本实施例中，主动层110a、130a及140a的材料包含氧化铟镓锌(indiumgalliumzincoxide；igzo)或适合的材料。请同时参照图2至图4，第一驱动元件130的主动层130a于基板100的法线方向上部分重迭于主动层1211a以及主动层1213a，第二驱动元件140的主动层140a于基板100的法线方向上部分重迭于主动层1221a以及主动层1223a。

第三介电层118形成于栅极绝缘层116上并覆盖主动层110a、130a及140a。第三介电层118的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述的组合)、有机材料(例如：光阻、聚酰亚胺(polyimide，pi)、苯并环丁烯(bcb)、环氧树脂(epoxy)、过氟环丁烷(pfcb)、其它合适的材料、或上述的组合)、或其它合适的材料、或上述的组合。

第三介电层118中具有复数个接触洞119a至119i。可使用适当的技术，如蚀刻，对第三介电层118进行蚀刻以得到接触洞119a至119i。接触洞119a及119b暴露主动层130a，接触洞119c暴露栅极1213g，接触洞119d暴露数据线dl，接触洞119e及119f暴露主动层110a，接触洞119g暴露栅极1223g，接触洞119h及119i暴露主动层140a。

图案化金属层124形成于第三介电层118上并填补接触洞119a至119i。图案化金属层124包括图案化金属层124a至124d。图3中，开关元件110的主动层110a、第一驱动元件130的主动层130a以及第二驱动元件140的主动层140a藉由图案化金属层124a、接触洞119e、119a及119i而彼此电性连接。主动层130a与栅极1213g藉由图案化金属层124b、接触洞119b及119c而彼此电性连接。数据线dl与主动层110a藉由图案化金属层124c、接触洞119d及119f而彼此电性连接。栅极1223g与主动层140a藉由图案化金属层124d、接触洞119g及119h而彼此电性连接。

图4中，图案化金属层124a及124b连接至第一驱动元件130的主动层130a的部分可分别视为第一驱动元件130的源极1241以及漏极1242。第一驱动元件130的主动层130a藉由漏极1242、接触洞119b及119c而电性连接于栅极1213g。

第四介电层126形成于第三介电层118上并覆盖图案化金属层124。第四介电层126的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述的组合)、有机材料(例如：光阻、聚酰亚胺(polyimide，pi)、苯并环丁烯(bcb)、环氧树脂(epoxy)、过氟环丁烷(pfcb)、其它合适的材料、或上述的组合)、或其它合适的材料、或上述的组合。第四介电层126具有接触洞127暴露出图案化金属层124a。

导电层129形成于第四介电层126上且其一部份位于接触洞127内，导电层129的材料可为银或适合的材料。于部分实施例中，导电层129覆盖像素结构10的电路部分，以作为金属反射层。

本发明的一实施例系揭露先于基板100上配置内存元件120。接着，再于内存元件120上方配置开关元件110、第一驱动元件130、第二驱动元件140。开关元件110、第一驱动元件130、第二驱动元件140实质上于基板100的法线方向上与内存元件120重迭。

请一并参照第2至4图，第一驱动元件130实质上于基板100的法线方向上与第一晶体管1211及第二晶体管1213重迭。第二驱动元件140实质上于基板100的法线方向上与第三晶体管1221及第四晶体管1223重迭。举例来说，第一驱动元件130与第二驱动元件140的其中一者于基板100的法线方向上与内存元件120中的两个晶体管重迭。

于一实施方式中，第一驱动元件130的主动层130a于基板100的法线方向上与第一晶体管1211的主动层1211a以及第二晶体管1213的主动层1213a重迭。第二驱动元件140的主动层140a于基板100的法线方向上与第三晶体管1221的主动层1221a以及第四晶体管1223的主动层1223a重迭。

于本实施例中，内存元件120中的晶体管举例为顶栅极型低温多晶硅薄膜晶体管，而开关元件110、第一驱动元件130、第二驱动元件140举例为底栅极型氧化铟镓锌薄膜晶体管。因第一驱动元件130及第二驱动元件140位于内存元件120上方，透过内存元件120中的元件使用顶栅极结构，第一驱动元件130及/或第二驱动元件140使用底栅极结构的配置，使内存元件120中的主动层较不易受到第一驱动元件130及/或第二驱动元件140的栅极的干扰，而第一驱动元件130及/或第二驱动元件140的主动层也较不易受到内存元件120中的栅极的干扰。因此，像素结构10的整体运作具有较为稳定的电性表现。

当开关元件110、第一驱动元件130、第二驱动元件140使用底栅极型氧化铟镓锌薄膜晶体管时，可有效地抑制漏电流的状况，使得像素结构10可运作于低画面更新率(lowframerate)模式，进而达到节能的用途。另一方面，由于漏电流的降低，亦可选择性省略用于遮蔽光漏电的遮光层。

图5为本揭露的部分实施例的剖面图，其中图5的剖面位置相同于沿着图2及图3的线a-a’所截取的剖面图。图5与图4不同之处在于新增缓冲层134的设置。请一并搭配图2至图3，缓冲层134形成于内存元件120的上方，以及开关元件110、第一驱动元件130、第二驱动元件140的下方。另一角度言之，缓冲层134形成于介电层112以及图案化金属层114之间。于部分实施例中，缓冲层134为硅氧烷(siloxane)。缓冲层134可耐高温，并且使后续所欲形成的元件具有更稳定的结构。

本发明的一实施例提供了一种像素结构，将内存元件配置于开关元件、第一驱动元件、第二驱动元件的下方。将此结构应用于具有像素储存电路(memory-in-pixel)的显示面板当中，除了可以增加像素结构的分辨率(pixelperinch；ppi)之外，亦可以增加像素结构的开口率。

本发明的一实施例透过将部分元件的主动层替换为氧化铟镓锌，除了可以解决漏电流的问题，亦可以减少晶体管的数量，使空间做更有效的运用。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。