适用于高像素密度的像素驱动电路、像素结构和制作方法与流程

本发明涉及显示屏显示技术领域，特别涉及适用于高像素密度的像素驱动电路、像素结构和制作方法。

背景技术：

随着vr(虚拟现实)技术的发展，对显示面板像素的ppi(即每英寸像素密度)要求也逐渐提高。像素(或子像素)通常由晶体管驱动电路和发光材料组成，为了提高ppi需要进一步缩小晶体管驱动电路的尺寸。

技术实现要素：

有鉴于此，本发明实施例提供了一种适用于高像素密度的像素驱动电路、像素结构和像素制作方法，用于解决现有面板的像素受像素驱动电路影响，像素密度过低的技术问题。

本发明的适用于高像素密度的像素驱动电路，包括开关管，所述开关管采用双栅极场效应管，所述双栅极场效应管包括第一栅极和第二栅极，所述第一栅极和第二栅极连接同一扫描线。

本发明一实施例中所述开关管的输入端为源极，所述开关管的输出端为漏极。

本发明一实施例中所述第一栅极和第二栅极为顶栅型，或者所述第一栅极和第二栅极为底栅型，或者所述第一栅极为顶栅型所述第二栅极为底栅型，或者所述第一栅极为底栅型所述第二栅极为顶栅型。

本发明的适用于高像素密度的像素结构，包括相邻的第一像素和第二像素，所述第一像素和第二像素分别包括所述的适用于高像素密度的像素驱动电路，所述第一像素和第二像素中的所述开关管的输入端连接同一数据线。

本发明一实施例中所述第一像素的所述开关管的第一栅极和第二栅极和所述第二像素的所述开关管的第一栅极和第二栅极间包括共用部分。

本发明一实施例中所述第一像素与所述第二像素的所述像素驱动电路水平对置，所述像素驱动电路的所述开关管邻接。

本发明一实施例中所述第一像素和所述第二像素分别呈行排布，对应的所述第一像素和所述第二像素呈列排布，同一列中所述第一像素和所述第二像素的所述开关管的输入端连接同一数据线，同一行的所述第一像素或所述第二像素的所述开关管的所述第一栅极和第二栅极连接同一扫描线。

本发明的适用于高像素密度的像素的制作方法，包括形成有源层，其特征在于，所述形成有源层包括：

在有源层形成条状图案，作为相邻像素中像素驱动电路的开关管的共用部分图案；

在所述条状图案的两端沿短边向所述条状图案一侧延伸形成一个双栅场效应管图案，在所述条状图案的两端沿短边向所述条状图案另一侧延伸形成另一个双栅场效应管图案，分别作为所述相邻像素中所述像素驱动电路所述开关管的图案。

本发明一实施例中还包括：

基于所述条状图案的长边方向，在所述条状图案的两侧对称形成所述相邻像素的所述像素驱动电路中驱动管的图案。

本发明实施例适用于高像素密度的像素驱动电路首先通过双栅极场效应管作为开关管，避免了采用额外补偿电路克服干扰因素造成像素复杂化影响像素ppi的提升。适用于高像素密度的像素结构利用同列的两个相邻像素的开关管进行栅极并联，共用有源区的部分半导体晶体，简化相邻开关管结构以减小相邻开关管间距，进而减小了同列相邻像素的间隔，实现了像素密度的提升。

附图说明

图1为本发明一实施例适用于高像素密度的像素驱动电路的等效电路示意图。

图2为本发明一实施例适用于高像素密度的像素结构的一种电路版图的结构示意图。

图3为本发明一实施例适用于高像素密度的像素结构的一种电路版图的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

附图中的步骤编号仅用于作为该步骤的附图标记，不表示执行顺序。

图1为本发明一实施例适用于高像素密度的像素驱动电路的等效电路示意图。如图1所示本发明一实施例中像素(或称作单一子像素)呈行、列排布，每一行的像素连接同一扫描线，每一列的像素连接同一数据线。如图1所示包括左上、右上、左下、右下四个像素，左上和右上的像素作为第一像素连接扫描线scan1，左下和右下的像素作为第二像素连接扫描线scan2，左上和左下的像素作为相邻的第一像素和第二像素连接数据线data1，右上和右下的像素作为另一相邻的第一像素和第二像素连接数据线data2。

如图1所示本发明一实施例中的像素结构包括像素驱动电路和发光二极管(例如采用铟锡氧化物形成的有机发光二极管)，像素驱动电路采用2t1c像素驱动电路，包括开关管(例如采用场效应管)、驱动管(例如采用场效应管)和保持电容，其中：

开关管，用于以栅极连接的扫描线信号控制输入端(如源极)的数据输入(如数据线传输的数字信号)；

驱动管，用于以栅极接收开关管输出端(如漏极)的信号输出(如电压信号)，(结合工作电源和工作地)形成驱动发光二极管的工作电流；

保持电容，用于保持驱动管的栅极电压，形成稳定的驱动管工作电流。

开关管的漏极连接驱动管的栅极，开关管的栅极连接扫描线，开关管的源极连接数据线，发光二极管与驱动管的源极或漏极串联，保持电容根据发光二极管的串联位置连接在驱动管的栅、源极之间或栅、漏极之间，驱动管的源极连接工作电压，驱动管的漏极连接工作地。以左上像素为例，开关管t2a的栅极连接扫描线scan1，开关管t2a的源极连接数据线data1，开关管t2a的漏极连接驱动管t1a的栅极，驱动管t1a的源极连接工作电压vdd，驱动管t1a的漏极串联发光二极管后连接工作地vss。

如图1所示本发明一实施例的像素驱动电路的开关管(例如开关管t2a、t2b、t4a、t4b)采用双栅极场效应管，双栅极场效应管的第一栅极和第二栅极连接同一扫描线。以左上像素为例，开关管t2a包括的第一栅极g1和第二栅极g2连接扫描线scan1。同一行的开关管t2a和开关管t2b的栅极连接同一扫描线scan1。

本发明一实施例中的双栅极场效应管的第一栅极g1和第二栅极g2为顶栅型。同一列像素的像素驱动电路的开关管采用的双栅极场效应管的栅极类型相同。

本发明一实施例中的双栅极场效应管的第一栅极g1和第二栅极g2为底栅型。同一列像素的像素驱动电路的开关管采用的双栅极场效应管的栅极类型相同。

本发明一实施例中的双栅极场效应管的第一栅极g1(或第二栅极g2)为顶栅型，第二栅极g2(或第一栅极g1)为底栅型。同一列像素的像素驱动电路的开关管采用的双栅极场效应管的栅极类型相同。

如图1所示本发明一实施例中以两行像素为一组，第一行像素(即第一像素)与第二行像素(即第二像素)中同一列像素的像素驱动电路水平对置，第一像素开关管的第一栅极和第二栅极与第二像素开关管的第一栅极和第二栅极间形成共用部分。水平对置是指同一列中第一像素和第二像素的像素驱动电路中，开关管和驱动管位于同一层面高度，开关管和驱动管对称设置的同时开关管邻接，以左上像素(即第一像素)和左下像素(即第二像素)为例，左上像素的像素驱动电路中的开关管t2a与左下像素的像素驱动电路中的开关管t4a采用双栅极场效应管，开关管t2a的第一栅极g1和第二栅极g2间的有源区(有源层的半导体)与开关管t4a的第一栅极g1和第二栅极g2间的有源区(有源层的半导体)形成共用部分(图1中椭圆区域)。

图3为本发明一实施例适用于高像素密度的像素结构的一种电路版图的结构示意图。如图3所示以左上像素(即第一像素)和左下像素(即第二像素)为例，开关管t2a与开关管t4a的栅极的半导体图案部分重合共用，重合位置形成条状图案t24。

在vr应用中，oled面板作为近距离显示单元需要像素排列尽量紧密且像素驱动电路尺寸尽量减小以提高像素的开口率，但像素密度提高使得每个像素的发光器件(的面积)变小，这造成发光器件的驱动电流变小，同时，像素驱动电路的驱动管需要与工作电压、工作地和发光器件结合，受限于工艺水平驱动管的沟道长度反而变长，因此对驱动管栅极的控制电压需要更加精确。而像素驱动电路的开关管一旦受到电子沟道的反馈电容、寄生电容等干扰因素影响将无法对驱动管栅极进行稳定控制。如果通过增加补偿电路克服干扰因素反而会影响像素密度，降低像素可靠性。本发明实施例的高像素密度的像素结构首先通过双栅极场效应管作为开关管，避免漏电流(即栅漏电流)过大，反馈电容等寄生电容被有效克服，保证驱动管的栅极控制电流稳定。

图2为本发明一实施例适用于高像素密度的像素结构的一种电路版图的结构示意图。如图2所示以同列相邻的左上像素(即第一像素)和左下像素(即第二像素)的像素驱动电路为例，左上像素的开关管t2a和左下像素的开关管t4a采用双栅极场效应管，开关管t2a的第一栅极g1和第二栅极g2连接同一扫描线scan1，开关管t4a的第一栅极g1和第二栅极g2连接同一扫描线scan2，开关管t2a和开关管t4a的源极s连接同一数据线data1。如图2所示，左上像素的驱动管t1a与左下像素的开关管t4a相邻，形成左上像素和左下像素和左下像素的间隔(pixelpitch)。但是当驱动管的沟道长度大于16μm时开关管使用双栅结构，在像素间隔最小为35.35μm时，像素的ppi最大只能做到719，无法达到一些vr项目需求。

如图3所示以同列相邻的左上像素(即第一像素)和左下像素(即第二像素)的像素驱动电路为例，左上像素的开关管t2a和左下像素的开关管t4a采用双栅极场效应管，开关管t2a的第一栅极g1和第二栅极g2连接同一扫描线scan1，开关管t4a的第一栅极g1和第二栅极g2连接同一扫描线scan2，开关管t2a和关管t4a的源极s连接同一数据线data1。如图3所示，同列相邻的左上像素和左下像素的像素驱动电路水平对置，左上像素的开关管t2a和左下像素的开关管t4a相邻，同时开关管t2a和开关管t4a在有源层中的源极图案和漏极图案部分重合，形成开关管t2a和开关管t4a的源极并联和漏极并联，通过扫描线选择开关管，利用并联的源极和漏极输入输出信号。本发明实施例的高像素密度的像素结构利用同列的两个相邻像素的开关管部分半导体重合新城各行输入端并联和输出端并联，简化相邻开关管结构以减小相邻开关管间距，进而减小了同列相邻像素的间隔，实现了像素密度的提升。采用本发明实施例的高像素密度的像素结构，当驱动管的沟道长度大于16μm时开关管使用双栅结构，像素间隔可以小于35.35μm，像素的ppi最大做到810，达到vr项目需求。

参考图3所示的像素驱动电路，本发明实施例高像素密度的像素结构的制造方法与通常像素制造方法的主要区别在于对同列两个相邻像素的像素驱动电路中相邻的开关管的制作方法。

本发明一实施例高像素密度的像素结构的制造方法包括：

在有源层(即半导体层)形成条状图案t24，作为同一列相邻两个像素(即第一像素和第二像素)的像素驱动电路中开关管双栅极的共用部分图案。有源层图案通常采用蒸镀等常用方式形成。

在有源层的条状图案t24的两端沿短边向条状图案t24一侧延伸形成一个开关管的图案，开关管的图案为双栅场效应管的图案。

在有源层的条状图案t24的两端沿短边向条状图案t24另一侧延伸形成另一个开关管的图案，开关管的图案为双栅场效应管的图案。

基于条状图案t24的长边方向，在有源层的条状图案t24的两侧对称形成同列相邻的两个像素的像素驱动电路中的驱动管的图案。有源层图案通常采用刻蚀等常用方式形成。

通过上述图案，两个开关管具有共同的半导体区域(即条状图案t24)，通过不同扫描线选定不同像素的开关管，条状图案t24可以应用于对应的开关管。这种开关管图案简化了同列相邻像素中开关管的设置结构，缩小了图案尺寸，进一步减小了像素间隔。

本发明一实施例高像素密度的像素结构的制造方法还包括：

在有源层上形成第一绝缘层和第一金属层，在第一金属层形成与开关管和驱动管对应的栅极、源极和漏极的图案。

在第一金属层形成扫描线(scan1，scan2)的图案。金属层采用蒸镀等常用方式形成，金属层图案通常采用湿法蚀刻等常用方式形成。

在第一金属层上形成第二绝缘层与第二金属层。在第二绝缘层形成接触孔，在第二金属层形成数据线(data1，data2)和电源线(vdd)，随后以通常的制作工艺完成连接保持电容、电源和透明阳极(即发光二极管)。

采用本发明实施例的高像素密度的像素结构的制造方法可以简化相邻两个像素的像素驱动电路中的(双栅)开关管制作，降低像素间隔，有效提升ppi。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。